CS256590B1 - Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom - Google Patents

Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom Download PDF

Info

Publication number
CS256590B1
CS256590B1 CS868230A CS823086A CS256590B1 CS 256590 B1 CS256590 B1 CS 256590B1 CS 868230 A CS868230 A CS 868230A CS 823086 A CS823086 A CS 823086A CS 256590 B1 CS256590 B1 CS 256590B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
memory
counter
adjustable
Prior art date
Application number
CS868230A
Other languages
English (en)
Slovak (sk)
Other versions
CS823086A1 (en
Inventor
Roman Kiss
Original Assignee
Roman Kiss
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Roman Kiss filed Critical Roman Kiss
Priority to CS868230A priority Critical patent/CS256590B1/cs
Publication of CS823086A1 publication Critical patent/CS823086A1/cs
Publication of CS256590B1 publication Critical patent/CS256590B1/cs

Links

Landscapes

  • Image Input (AREA)

Description

256590
Vynález sa týká zapojenia pre generova-nle adries videostránky operačnej památemikropočítače s diskrétnym videoproceso-rom. V mikropočítačových architekturách, vktorých je implementovaný diskrétny video-procesor, je vyčítáváme videoúdajov z dy-namické] parnáte adresované z binárnehočítača rozkladu obrazu. Takéto usporiada-nie prináša dva kompromisy, a to prisposo-biť počet videoúdajov — byte na celé bi-nárně číslo 25, připadne 26, čo umožňujeplné využit celú pamáťovú videostránku, a-lebo v druhom případe zvolit iný počet, na-příklad 48 — decimálně, t. j. 110 000 — bi-nárně, čím však i pri vhodnej záměně fy-zických adries s logickými adresami parna.te vytvárame pasivný priestor vo videopa-máti — fragmentácia památe.
Uvedený nedostatok odstraňuje zapojeniepodl’a vynálezu, ktoré umožňuje vytvárať1'ubovolnú organizáciu vyčítavania a týmzobrazovanie videoúdajov z operačnej pa-máte počítača v režimoch alfanumerickomi grafickom. Podstata zapojenia spočívá vtom, že výstupná adresa z binárneho čítačariadkov obrazu je připojená na vstup pama-te a výstup památe je připojený na prvývstup nastavitelného binárneho čítača riad-ku, ktorého výstup je spojený s adresnýmmultiplexerom. Na vstup hradla je přivede-ný zatemňovací a zapisovací signál a výstuphradla je spojený s druhým vstupom nasta-vitelného binárneho čítača riadku. Na na-stavitelný binárny čítač riadku je pri.vede-ný vstup čítača a pamáť je spojená s reži-mom volby.
Zapojenie pre generovanie adries video-stránky operačnej pamate mikropočítača sdiskrétnym videoprocesorom je příkladnéznázorněné na výkrese.
Binárny čítač riadkov obrazu 4 je cez svo-ju výstupnú adresu 41 spojený so vstupom12 pamate 1 a výstup 13 památe 1 je připo-jený na prvý vstup 21 nastavitelného binár-neho čítača riadku 2, ktorého výstup 23 jespojený s adresným multiplexerom 5. Nahradlo 3 je přivedený vstup zatemňovaciehosignálu 31 a zapisovacieho signálu 32 a vý-stup 33 hradla 3 je spojený s druhým vstu-pom 22 nastavitelného binárneho čítačariadku 2. Na pamáť 1 je přivedený režimvolby 11 a na nastavitelný binárny čítačriadku 2 je přivedený vstup 24 čítača.
Princip činnosti spočívá v tom, že sa ge-neruje prvá počiatočná adresa videoúdajazačínajúceho na začiatku každého zobra- zovaného riadku obrazu a v ďalšom sa tá-lo adresa posúva o jedno adresné nasledu-júce miesto prierastkového vstupu 24 číta-ča. Generovanie počiatočnej adresy každé-ho začínajúceho alfanumerického popřípa-dě grafického riadku je dané transformá-ciou alebo výpočtom z výstupnej adresy 41binárneho čítača riadkov obrazu 4. Tentopřevod může byť realizovaný priamo pamá-ťou ROM, ktorá je naprogramovaná požado-vanými počiatočnými adresami na základejej adresných vstupných hodnot režimu vol-by 11, ktoré určujú požadovaný režim zo-brazovania a vstupom 12 památe 1, ktorésů z binárneho čítača riadkov rozkladu 4obrazu, alebo realizácia převodu móže byťuskutočnená,vhodnou logikou napr. pre re-žim zobrazovania 40 znakov popřípadě 80znakov na jeden zobrazovaný riadok a pregrafiku dvomi obvodmi štvorbitovej sčítač-ky a dvomi multiplexermi. Takto spracova-ná — transformovaná adresa z binárnehočítača riadkov obrazu 4 vstupuje prvýmvstupom 21 do nastavitelného binárneho čí-tača riadku 2, ktorý može byť realizovanýtromi obvodmi a jej hodnotou sa tento čí-tač nastaví vo vhodnom okamihu, ktorý jeurčený hradlom 3 na základe zatemňova-cieho signálu, ktorý představuje signál za-temnenia obrazového riadku a zapisovacímsignálom, takže výstup 33 hradla 3 je vstup-ným zapisovacím signálom 12 bitového na-stavitelného binárneho čítača riadku 2, kto-rý sa nastaví na požadovaná hodnotu urče-nú prvým vstupom 21 nastavitelného binár-neho čítača riadku 2, pričom toto nastave-nie je uskutočnené počas zatemňovaciehočasu obrazového riadku, ktorý je dostatoč-ne dlhý i pri použití památe EPROM budeprvý vstup 21 nastavitelného binárneho čí-tača riadku 2 platný. Nastavená adresnáhodnota pre zobrazenie prvého videoúdajana danom zobrazovacom riadku je vedenádo adresného multiplexeru 5 operačnej pa-máte, kde na základe vstupného signálu jeurčené vyčítavanie a tým zobrazovanie vi-deoúdajov z památe RWM počítača. Dalšieadresy pre vyčítanie videoúdaja na danomzobrazovanom riadku sú generované nasta-vitelným binárnym čítačom riadku 2 na zá-klade vstupu 24 čítača, ktorý daný čítač po-súva o jedno miesto. Tento proces sa opa-kuje pre celú obrazové časť, pričom súčas-ne dochádza k občerstvovaniu údajov ope-račnej památe, ktorá je realizovaná dyna-mickými pamáťovými prvkami.

Claims (1)

  1. 256390 P R E D Μ Ε Τ Zapojenie pře generovanie adries video-stránky operačnej pamate mikropočítača sdiskrétnym videoprocesorom sa vyznačujetým, že výstupná adresa (41] z binárnehočítača riadkov obrazu (4] je připojená navstup (12) pamate (1) a výstup (13] pa-mate (1] je cez prvý vstup (21] nastavitel-ného binárneho čítača riadku (2] a výstup(23] nastavitelného binárneho čítača riad-ku (2] připojený na adresný multiplex (5), vynalezu pričom výstup (33] hradla (3], na ktoré jepřipojený vstup zatemňovacieho signálu (31] a vstup zapisovacieho signálu (32), jespojený s druhým vstupom (22) nastavitel-ného binárneho čítača riadku (2), keď navstup (11) pamati (1) je připojený vstuprežimu volby (11) a na nastavitelný binár-ny čítač riadku (2) je připojený vstup (24)čítača. 1 list výkresov
CS868230A 1986-11-13 1986-11-13 Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom CS256590B1 (sk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS868230A CS256590B1 (sk) 1986-11-13 1986-11-13 Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS868230A CS256590B1 (sk) 1986-11-13 1986-11-13 Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom

Publications (2)

Publication Number Publication Date
CS823086A1 CS823086A1 (en) 1987-08-13
CS256590B1 true CS256590B1 (sk) 1988-04-15

Family

ID=5432606

Family Applications (1)

Application Number Title Priority Date Filing Date
CS868230A CS256590B1 (sk) 1986-11-13 1986-11-13 Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom

Country Status (1)

Country Link
CS (1) CS256590B1 (cs)

Also Published As

Publication number Publication date
CS823086A1 (en) 1987-08-13

Similar Documents

Publication Publication Date Title
US4144566A (en) Parallel-type processor with a stack of auxiliary fast memories
US4361869A (en) Multimode memory system using a multiword common bus for double word and single word transfer
KR880011671A (ko) 하드웨어윈도우 기능을 갖는 비트맵 표시장치
GB1429702A (en) Associative memory
US4277836A (en) Composite random access memory providing direct and auxiliary memory access
CS256590B1 (sk) Zapojenie pre generovanie adnes videostránky operačnej pamate mikropočítača s diskrétnym videoprocesorom
JPS57167186A (en) Memory circuit
US4488260A (en) Associative access-memory
EP0049137B1 (en) Fixed data reading apparatus and method
US4296480A (en) Refresh counter
JPH0792997B2 (ja) 半導体記憶装置
JPS59101089A (ja) メモリ回路
JPH0795269B2 (ja) 命令コードのデコード装置
US4991113A (en) Thermal transfer printer with image data processing
JP3102754B2 (ja) 情報利用回路
US5266939A (en) Memory data synthesizer
KR0171845B1 (ko) 메모리장치의 주소 변환방법 및 회로
SU423127A1 (ru) Микропрограммное устройство управления цифровой вычислительной машины
JPS6048828B2 (ja) メモリアドレス方式
SU1020812A1 (ru) Устройство дл ввода информации
SU1372316A1 (ru) Запоминающее устройство дл графического диспле
SU1660051A1 (ru) Запоминающее устройство
SU1388945A1 (ru) Устройство дл управлени регенерацией информации в динамической пам ти
SU1211737A1 (ru) Устройство управлени обращением к пам ти
SU1249584A1 (ru) Буферное запоминающее устройство