CS251043B1 - Zařízeni pro generaci přerušení a čteni vstupních signálů mikropočítače e paměti PROU - Google Patents

Abstract

Řešení se týká jednodušších mikroprocesorových systému β minimálním počtem obvodů a řeší problém dokonalého přizpůsobeni mikropočítačového systému v řízené soustavě. Problém je vyřešen tim, že druhý a třetí výetup paměti PROU jsou přes budič sběrnice spojeny s datovou sběrnici. Vstup vybaveni budiče sběrnice je spojen s čtvrtým výstupem paměti. První výstup paměti PROM je spojen s přerušovacím vstupem mikroprocesoru. Na první vstup paměti PROU je připojen signál pro čteni dat, na druhý vstup paměti PROM signál po čteni vektoru přerušeni, na třetí vstup paměti PROM výstup adresového dekodéru. Čtvrtý až osmý vetup paměti PROU je spojen se vstupem pro přerušení a testy.

Description

Vynález se týká zařízení pro generaci přerušení a čtení ▼stupních signálů mikropočítače, tvořeného pamětí PROM a budičem sběrnice.

Při použití mikropočítače ▼ řízení prooesů se téměř vždy vyskytne potřeba přerušovacích vstupů a dále vetupů pro testování některých signálů za účelem větvení programu pomocí podmíněných skoků. Vstupy pro testy zcela chybí u mikroprocesoru 8080 i u mnoha dalšíoh. Zatímco pro zpracování přerušení se používají specializované obvody 8259, 3214, pro vstup testovanýoh signálů je třeba vyčlenit jednu vstupní bránu, např.

3212, 8255, tj. jedno pouzdro integrovaného obvodu. Obvody pro zpracování přerušení mají pevně definovanou aktivní úroveň na vstupech, kterou nelze měnit. Přerušovací signály z řízené soustavy se tak musí někdy negovat, což opět zvyšuje počet pouzder. Věkdy je třeba vyvolat přerušení již při jisté logické kombinaci vstupních signálů. Pak je třeba kombinační funkci realizovat opět dalšími obvody. Totéž může být zapotřebí i v případě testovaných vstupů. Programové zpraoování kombinační funkce je sice možné, ale prodlužuje program a komplikuje jej. Celkem lze tedy konstatovat, že oelý podsystém pro zpracování testovaných a přerušovaných signálů představuje alespoň tři až pět pouzder integrovaných obvodů. To zvyšuje oenu, komplikuje plošný spoj a snižuje spolehlivost. To zvláště u malých podsystémů tvoří relativně významné položky.

Uvedené nevýhody odstraňuje zařízení pro generaci přerušení a čtení vstupních signálů mikropočítače s pamětí PROM podle vynálezu, jehož podstata spočívá v tom, že druhý a třetí výstup paměti PROM jsou přes budič sběrnice spojeny s datovou sběrnicí.

251 043

Vstup vybavení budiče sběrnice je spojen se čtvrtým výstupem paměti, První výstup paměti PROM je spojen s přerušovacím vstupem mikroprocesoru. Ha první vstup paměti PROM je připojen signál pro čtení dat, na druhý vstup paměti PROM signál pro čtení vektoru přerušení, na třetí vstup paměti PROM výstup adresového dekodéru. Čtvrtý až osmý vstup paměti PROM je spojen se vstupy pro přerušení a testy.

Výhody zařízení podle vynálezu jsou ve snížení počtu obvodů, zmenšení plochy na plošném spoji, snížení ceny, ale hlavně v možnosti dokonalého přizpůsobení mikropočítačového systému řízené soustavě, a to při jednodušších programech. Paměť PROM je individuálně naprogramována pro danou aplikaci. Výhody jsou zvlášť markantní u malých jednodeskových systémů pro regulaci, neboť se zrychlí prováděcí program.

Praktické provedení předmětu vynálezu je na obrázku přilože ného výkresu, na kterém je zobrazeno provedení obvodu pro mikroprocesor 8080 s použitím paměti 74S287 a budiče sběmioe, realizovaného integrovaným obvodem 3212.

První výstup Y^ paměti PROM £ je připojen na přerušovací vstup £ mikroprocesoru. Druhý a třetí výstup Y₂, Yj Paměti PROM £ jsou připojeny na pátý a šestý vstup D^, D^ budiče 2 sběrnice. Čtvrtý výstup Y^ paměti PROM £ je připojen jednak na vstup CS.j vybavení budiče 2 sběrnice a jednak na vstup STB budiče 2 sběrnice. Další vstupy D? Dg, D^, Dg, D_1t Ώθ, CtR. CS₂ jsou spojeny a připojeny na zdroj £ napětí o velikosti + 5 V, Výstupy Χθ až Χγ budiče sběrnice jsou připojeny na datovou sběrnici £. První vstup ^0 paměti PROM £ je připojen na signál 6 pro čtení dat. Druhý ustup A^ paměti PROM £ je připojen na signál £ pro čtení vektoru přerušení. Třetí vstup Ag paměti PROM £ je připojen na výstup 8 adresového dekotéru· Čtvrtý až osmý vstup A^ až Αγ paměti PROM £ jsou připojeny na první až pátý vstup

- 3 2 ®ž 13 pro přerušení a testy.

251 043

Paměť PROM 2 umožňuje zpracovat celkem pět vnějších vstupních signálů. Požadavky na přerušení a testované vstupy mohou být libovolně kombinovány. První výstup Y₁ paměti PROM 2 je připojen na přerušovací vstup mikroprocesoru, čtvrtý výstup Y| paměti PROM 2 řídí připojování třístavového budiče 2 sběrnice. Dva výstupy Y₂ a Y^ jsou připojeny přes výstupy Σ^, Σ^ budiče 2 sběrnice na datovou sběrnici 2· Bity na výstupech Σγ, žg· Ž3» ^2» -1» budiče 2 sběrnice jsou trvale doplněny na I”. Správné časování při čtecím cyklu mikroprocesoru je zajišťováno signály přiváděnými na vstupy Αθ A₂ paměti PROM 2» ua ktéré jsou přivedeny vhodné řídící signály mikropočítače. Jedním z nich je výstup 8 adresového dekodéru, čímž je definována adresa pro čtení testovaných vstupů. Vhodným naprogramováním obsahu paměti PROM 2 ee dosáhne toho,'že při čtení z této adresy se na datovou sběrnici 2 přivedou některé ze vstupních testovaných signálů ze vstupů 2» 10« 11» !£» 13 pro přerušení a testy, příp. jejich logická kombinace tak,jak ji paměť PROM 2 zpracovává. Při vyvolání přerušení se na datovou sběrnici 2 přivede jistá kombinace hodnot, a to podle stavu na vstupech paměti PROM 2» čímž se může generovat vhodný vektor přerušení, např. instrukce RST 1, RST 3”, RST 5”, RST 7. Přerušení, které může být vyvoláno podle obsahu paměti PROM 2 buď stavem 0 nebo ”1 na vstupech,nebo logickými kombinacemi na některýoh z pěti vstupů A^, A^, A^, A^, A?, může být případně i některými vetupy blokováno, čtení vstupů pro testování může převádět kterékoliv dva z pěti vstupních signálů nebo některé jéjich logické kombinace i v zakódovaném tvaru na datovou sběrnici 2 přes čtvrtý a pátý výstup Σ^, Σ^ budiče 2 sběrnice.

Vazba ze čtvrtého výstupu Y^ paměti PROM 2 a® vstup STB budiče 2 sběrnice blokuje vnitřní registr budiče 2 sběrnice, takže data jsou fixována po dobu čtení. Správné časování v cyklu přerušení zajišťují signály převáděné na vstup 11 paměti PROM 2· časování v cyklu čtení testovaných vstupů zajišťují signály přiváděné na vstupy Αθ a Ag paměti PROM 2·

- 4 251 043

Zařízení podle vynálezu lze využít v jednodušších mikro procesorových systémech s minimálním počtem obvodů určených spíše pro jednoúčelové aplikace. Paměť PROM lze snadno napře gramevat a tak definovat Činnost obvodů případ od případu· Použití vynálezu není omezeno jen na mikroprocesor 8060·

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   251 043

   Zařízení pro generaci přerušení a čtení vstupních signálů mikropočítače s pamětí PROM tvořené pamětí PROM a budičem sběrnice, vyznačené tím, že druhý a třetí výstup (Yg, Y3) P^a“ mě ti PROM (1) jsou přes budič (2) sběrnice spojeny s datovou sběrnicí (3) a vstup (csp vybavení budiče (2) sběrnice je spo jen se čtvrtým výstupem (Y^) paměti PROM (1) a první výstup íYp paměti PROM (1) je spojen s přerušovacím vs tupen (5) mikroprocesoru, přičemž první vstup (Αθ) paměti PROM (1) je připojen na výstuj/^ovelu pro čtení dat, druhý vstup(Ap paměti PROM (1) na výstup (7) povelu čtení vektoru přerušení, třetí vstup (A₂) paměti PROM (1) na výstup (8) adresového dekodéru a čtvrtý až osmý vstup (A^aí A?) paměti PROM (1) je spojen se vstupy (9<xí 13) pro přeruěení a testy.