CS249629B1 - Zapodsní pro řízeni přenosu logických binárních signálů, zejména pro řidiči jednotky důlních automatik - Google Patents
Zapodsní pro řízeni přenosu logických binárních signálů, zejména pro řidiči jednotky důlních automatik Download PDFInfo
- Publication number
- CS249629B1 CS249629B1 CS826284A CS826284A CS249629B1 CS 249629 B1 CS249629 B1 CS 249629B1 CS 826284 A CS826284 A CS 826284A CS 826284 A CS826284 A CS 826284A CS 249629 B1 CS249629 B1 CS 249629B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- state
- bidirectional
- whose
- Prior art date
Links
Landscapes
- Selective Calling Equipment (AREA)
Abstract
Zapojeni pro řízení přenosu logických binárních signálů, zejména pro řídíoí jednotky důlních automatik, sestává zs vstupního přizpůsobovacího členu, dekódovacího členu, zatěžovacího členu, zpožďovacích členů, zesilovacího třístavového členu, obousměrných třístavových budicích členů, řídicího členu, napájecího členu, programovacího členu, vstupního a výstupního převodního členu, frekvenčního členu, vazebního členu, dělících členů a nulovacího členu. Zapojení je určeno zejména pro vytvářeni přenosových bloků důlních automatik nebo obdobných systémů pro řízeni technologických proeesu. Pomoci zapojení lze vytvářet stavebnicové bloky s obecným využitím v systémech e vysokými požadavky na spolehlivost a odolnost vůči rušivým signálům.
Description
Zapojení je určeno zejména pro vytvářeni přenosových bloků důlních automatik nebo obdobných systémů pro řízeni technologických proeesu. Pomoci zapojení lze vytvářet stavebnicové bloky s obecným využitím v systémech e vysokými požadavky na spolehlivost a odolnost vůči rušivým signálům.
249 629
249 629
Vynález řeáí zapojení pro řízení přenosu logických binárních signálů, zejména pro řídící jednotky důlních automatik, sestávající ze vstupního přizpůsobovacího členu, dekódovacího členu, zatěžovacího členu, zpožSovacího členu, zesilovacího třístavového členu, obousměrných třístavových budících členů, řídícího členu, napájecího členu, programovacího členu, vstupního převodního členu, výstupního převodního členu, frekvenčního členu, vazebního členu, dělících členů a nulovacího členu.
V současné době existuje řada podobných zapojení, jejichž společnou nevýhodou je, že jsou komplikovaná a jejich struktura neumožňuje obecnějěí využití v řídících systémech se Širším uplatněním těchto zapojení. Uvedené nedostatky do značné míry odstraňuje zapojení pro řízení přenosu logických binárních signálů, zejména pro řídící jednotky důlních automatik podle vynálezu, sestávající ze vstupního přizpůsobovačího členu, dekódovacího členu, zatěžovacího členu, zpožďovacích členů, zesilovacího třístavového členu, obousměrných třístavových budících členů, řídícího členu, napájecího členu, programovacího členu, vstupního převodního členu, výstupního převodního členu, frekvenčního členu, vazebního členu, dělících čelnů a nulovacího členu. Podstata vynálezu spočívá v tom, že vstupní přizpůsobovací člen je svým prvním vstupem spojen s adresovým vstupem, svým druhým vstupem je spojen s prvním podmiňovacím vstupem, svým třetím vstupem je spojen s druhým podmiňovacím vstupem a svým čtvrtým vstupem je spojen se třetím podmiňovacím vstupem. První výstup vstupního přizpůsobovacího členu je spojen s prvním vstupem dekódovacího, členu, jehož druhý vstup je spojen s druhým výstupem vstupního přizpůsobovacího členu. Třetí výstup vstupního přizpůsobovacího členu je spojen se třetím vstupem dekódovacího členu a jeho čtvrt/ výstup je spo- 2 249 629 jen se čtvrtým vstupem dekódovacího členu. Pátý vstup dekódovacího členu je spojen s prvním výstupem napájecího členu a současná s pátým vstupem vstupního přizpůsobovacího členu, se vstupem zatážovacího členu, se Šestým vstupem zesilovacího třístavového členu, se sedmým vstupem prvního obousměrného třístavového budícího členu, se sedmým vstupem druhého obousměrného třístavového budícího členu, se čtrnáctým vstupem řídícího členu, se vstupem nulovacího členu, s druhým vstupem druhého dělícího členu, s druhým vstupem prvního dělícího členu, s prvním vstupem frekvenčního členu, s prvním vstupem výstupního převodního členu, s prvním vstupem vstupního převodního členu e se vstupem programovacího členu. První výstup programovacího členu je spojen s prvním programovacím vstupem řídícího členu, jehož druhý programovací vstup je spojen se třetím výstupem programovacího členu a jehož třetí výstup je spojen s druhým výstupem programovacího členu. Čtvrtý výstup programovacího čelnu je spojen jednak s druhým vstupem napájecího členu, s prvním výstupem vstupního převodního členu, s prvním výstupem výstupního převodního členu,, se třetím výstupem frekvenčního členu, s prvním výstupem prvního dělícího členu a s prvním výstupem druhého dělícího členu, jednak s druhým výstupem druhého zpožďovacího členu, s druhým výstupem prvního zpožďovacího členu, s pátým výstupem zesilovacího třístavového členu, s prvním výstupem prvního obousměrného třístavového budícího členu, s prvním výstupem druhého obousměrného třístavového budícího členu, sa čtrnáctým výstupem řídícího členu a s prvním výstupem nulovacího členu a současně se Šestým výstupem dekódovacího členu. Pátý výstup dekódovacího členu je spojen s prvním výstupem zatážovacího členu a současně se vstupem prvního zpožďovacího členu, jehož první výstup je spojen s druhým vstupem řídícího členu. Třetí vstup řídícího členu je spojen s prvním výstupem druhého zpožďovacího členu, jehož vstup je spojen s druhým výstupem zatážovacího členu a současně se čtvrtým výstupem dekódovacího členu. Třetí výstup dekódovacího členu je spojen se třetím výstupem zatěžovacího členu a současně s druhým vstupem prvního obousměrného třístavového budícího členu a s prvním vstupem druhého obousměrného třístavového budícího členu. Druhý vstup druhého obousměrného třístavového budícího Členu je spojen s prvním vstupem
- 3 249 629 prvního obousměrného třístavového budícího členu a současně se čtvrtým výstupem zatěžovacího členů as druhým výstupem dekódovacího členu. První výstup dekódovacího členu je spojen s pátým výstupem zatěžovacího členu a současně s prvním vstupem zesilovacího třístavového členu, jehož druhý vstup je spojen s druhým výstupem řídícího členu. Třetí výstup řídícího členu je spojen se třetím vstupem aftilovacího třístavového členu, jehož čtvrtý vstup je spojen se čtvrtým výstupem řídícího členu. Pátý výstup řídícího členu je spojen s pátým vstupem zesilovacího třístavového členu, jehož první výstup je spojen se třetím obousměrným vstupem a současně s desátým vstupem prvního obousměrného třístavového budícího členu. Devátý vstup prvního obousměrného třístavového budícího členu je spojen s druhým obousměrným vstupem a současně s druhým výstupem zesilovacího třístavového členu. Třetí výstup zesilovacího třístavového členu je spojen s prvním obousměrným vstupem a současně s osmým vstup» prvního obousměrného třístavového budícího členu, jehož druhý výstup je spojen se ěestým vstupem řídícího členu. Sedmý vstup řídícího členu je spojen se třetím výstupem prvního obousměrného třístavového budícího členu, jehož čtvrtý výstup je spojen s osmým vstupem řídícího členu. Devátý vstup řídícího členu je spojen s pátým výstupem prvního obousměrného třístavového budícího členu, jehož jedenáctý vstup je spojen se čtvrtým obousměrným vstupem a jehož třetí vstup je spojen se ěestým výstupem řídícího členu. Sedmý výstup řídícího členu je spojen se čtvrtým vstupem prvního obousměrného třístavového budícího členu, jehož pátý vstup je spojen s osným výstupem řídícího členu. Devátý výstup řídícího členu je spojen se ěestým vstupem prvního obousměrného třístavového budícího členu a jeho desátý výstup je spojen se třetím vstupem druhého obousměrného třístavového budícího členu, jehož jedenáctý vstup je spojen se čtvrtým výstupem zesilovacího třístavového členu a současně s osmým obousměrným vstupem. Sedmý obousměrný vstup je spojen s desátým vstupem druhého obousměrného třístavového budícího členu, jehož devátý vstup je spojen se ěestým obousměrným vstupem. Pátý obousměrný vstup je φοjen s osmým vstupem druhého obousměrného třístavového budícího členu, jehož druhý výstup je spojen s desátým vstupem řídícího členu. Jedenáctý vstup je spojen se třetím výstupem druhého
- 4 249 629 obousměrného třístavového budícího Sienu, jehož čtvrtý výstup je spojen s dvanáctým vstupem řídícího členu. Třináctý vstup řídícího členu je spojen s pátým výstupem druhého obousměrného třístavového budícího členu, jehož Čtvrtý vstup je spojen s jedenáctým výstupem řídícího členu. Dvanáctý výstup řídícího členu je spojen s pátým vstupem druhého obousměrného třístavového budícího členu, jehož ěestý vstup je spojen β třínáct-<ým výstupem řídícího členu. Patnáctý vstup řídícího členu je spojen s druhým výstupem nulovacího členu a pátý vstup řídícího členu je spojen s druhým výstupem druhého dělícího členu. První vstup druhého dělícího členu je spojen s druhým výstupem prvního dělícího členu, jehož první vstup je spojen s druhým výstupem frekvenčního členu. Druhý vstup frekvenčního členu je spojen s výstupem vazebního členu a první výstup frekvenčního členu je spojen se vstupem vazebního členu. Druhý výstup výstupního převodního členu je spojen s přenosovým výstupem a čtvrtý vstup výstupního převodního členu je spojen s prvním vstupem řídícího členu a současně se třetím výstupem napájecího Clenu, čtvrtý výstup napájecího členu je spojen 8 napěiovým výstupem a první vstup napájecího členu je spojen s napěiovým vstupem. Druhý výstup napájecího členu je spojen se třetím vstupem výstupního převodního členu, jehož druhý vstup je spojen s prvním výstupem řídícího členu. Čtvrtý vstup řídícího členu je spojen s druhým výstupem vstupního převodního členu, jehož druhý vstup je spojen s přenosovým vstupem.
Výhoda zapojení podle vynálezu spočívá v tom, že novým propojením známých elektronických prvků je dosaženo značného zjednoduěení struktury celého přenosového bloku důlní automatiky při zajištění vysoké odolnosti zařízení vůči rušivým vlivům a splehlivosti celého řídícího nebo informačního systému, ve kterém toto zapojení vytváří stavebnicový blok s obecným využitím. Pomocí zapojení podle vynálezu lze vytvářet přenosové bloky, určené pro důlní řídící systémy nebo obdobné systémy pro řízení technologických procesů.
Na přiloženém výkresu je znázorněno příkladné schéma zapojení pro řízení přenosu logických binárních signálů podle vynálezu.
Zapojení pro řízení přenosu logických binárních signálů sestává ze vstupního přizpůsobovacího členu £, obsahujícího
- 5 249 629 čtyři odpory, které impedančně přizpůsobují jednotlivé vstupní signály na adresovém vstupu AD. prvním podmiňovacím vstupu R, druhém podmiňovacím vstupu Z a třetím podmiňovacím vstupu ADP. Zapojení dále sestává z dekódovacího členu 2 obsahujícího logický obvod, který zajišťuje adresaci návazných členů, to je zesilovacího třístavového členu 6, prvního obousměrného třístavového budícího členu 2, druhého obousměrného třístavového budícího členu 8 a řídícího členu 2t ze zatěžovacího členu J, který obsahuje zatěžovací odpory pro první až pátý výstup 2.6 až 2.10 dekódovacího členu 2, ze dvou zpožďovacích členů £, obsahujících RC člen, ze zesilovacího třístavového členu 6, který obsahuje zesilovací a logický obvod zajišťující převod stavové informace řídícího členu 2 na první až třetí obousměrný vstup AI až A3 a osmý obousměrný vstup A8. Zapojení rovněž sestává z prvního obousměrného třístavového budícího členu 2 obsahujícího logický a zesilovací obvod, který zajišťuje obousměrný převod signálů pro řídící člen 2» 2 druhého obousměrného třístavového budícího členu 8, obsahujícího logický a zesilovací obvod pro zpracovávané signály v řídicím členu 2i z řídícího členu 2 obsahujícího logický řídící obvod pro asynchronní přijímání a vysílání binárních signálů, z napájecího členu 10 obsahujícího stabilizační a napájecí obvody, z programovacího členu VJ., který obsahuje přepínací prvek pro režim funkce řídící jednotky, ze vstupního převodního členu 12 obsahujícího převodník signálu V24 na TTL, z výstupního převodního členu 13 obsahujícího převodník signálu TTL a V24, z frekvenčního členu 14 obsahujícího logické obvody s krystalovým oscilátorem, z vazebního členu 15. který obsahuje kondenzátor, z prvního dělícího členu 16. který obsahuje logický obvod pro změnu frekvence výstupního signálu 14.4 frekvenčního členu 14. z druhého dělícího členu 22» obsahujícího logické klopné obvody s programovacím prvkem pro výsledné nastavení frekvence pátého vstupu 9.5 řídícího členu 2 ® 2 nulovacího členu 18 . který obsahuje resetovací obvod, ovládající patnáctý vstup
9.15 řídícího členu 2·
Vstupní přizpůsobovací člen 2 3® svý· prvním vstupem 1.1 spojen s adresovým vstupem AD, svým druhým vstupem 1.2 je spojen s prvním podmiňovacím vstupem R, svým třetím vstupem 1.3 je spojen s druhým podmiňovacím vstupem Z a svým čtvrtým vstupem
- 6 249 629
1.4 je spojen se třetím podmiňovacím vstupem APD. První výstup
1»6 vstupního přizpůsobovacího členu 1 je spojen s prvním vstupem 2.1 dekódovacího členu 2, jehož druhý vstup 2.2 je spojen s druhým výstupem 1.7 vstupního přizpůsobovacího členu J., jehož třetí výstup 1.8 je spojen se třetím vstupem 2.3 dekódovacího členu 2 a jehož čtvrtý výstup 1.9 je spojen se čtvrtým vstupem
2.4 dekódovacího členu 2. Pátý vstup 2.5 je spojen s prvním výstupem 10.3 napájecího členu 10 a současně s pátým vstupem
1.5 vstupního přizpůsobovacího členu J., se vstupem 3.1 zatěžovacího členu .2, se Šestým vstupem 6.6 zesilovacího třístavového členu 6, se sedmým vstupem 7.7 prvního obousměrného třístavového budícího členu 2» 86 sedmým vstupem 8.7 druhého obousměrného třístavového budícího členu 8, se čtrnáctým vstupem 9.14 řídícího členu 2» 88 vstupem 18.1 nulovacího členu ,18, s druhým vstupem 17.2 druhého dělícího členu 17. s druhým vstupem 16.2 prvního dělícího členu £6, s prvním vstupem 14.1 frekvenčního členu 14. s prvním vstupem 13.1 výstupního převodního členu JJ, s prvním vstupem 12.1 vstupního převodního členu 12 a se vstupem 11.1 programovacího členu JJ.· První výstup 11.2 programovacího členu 11 je spojen s prvním programovacím vstupem 9.30 řídícího členu 2» Jehož druhý programovací vstup 9.31 je spojen se třetím výstupem 11.4 programovacího členu 11 a jehož třetí výstup 9.32 je spojen s druhým výstupem 11.3 programovacího členu 11. Čtvrtý výstup 11.5 programovacího členu 11 je spojen jednak s druhým vstupem 10.2 napájecího členu 10. s prvním výstupem 12.3 vstupního převodního členu 12. s prvním výstupem 13.5 výstupního převodního členu 13. se třetím výstupem 14.5 frekvenčního členu JJ,, s prvním výstupem 16.3 prvního dělicího členu 16 a s prvním výstupem
17.3 druhého dělícího členu J2, -jednak s druhým výstupem 5.3 druhého zpoždovacího členu £, s druhým výstupem 4.3 prvního zpoždovacího členu J, s pátým výstupem 6.11 zesilovacího třístavového členu 6, s prvním výstupem 7.12 prvního oboůsměrného třístavového budícího členu 2, 8 prvním výstupem 8.12 druhého obousměrného třístavového budícího členu 8, se čtrnáctým výstupem 9.29 řídícího členu 2 8 8 prvním výstupem 18.2 nulovacíhc členu 18 a současně se ěestým výstupem 2.11 dekódovacího členu 2· Pátý výstup 2.10 dekódovacího členu 2 je spojen s prvním výstupem 3.2 zatěžovacího členu 2 a současně se vstupem
- 7 249 629
4.1 prvního zpožďovacího členu jehož první výstup 4.2 je spojen s druhým vstupem 9.2 řídícího členu J. Třetí vstup 9.3 řídícího členu 2 3® spojen s prvním výstupem 5.2 druhého zpožďovacího členu 2» j«hož vstup 5.1 je spojen s druhým výstupem
3.3 zatSžovecího členu J a současně se čtvrtým výstupem 2.9 dekódovacího členu 2. Třetí výstup 2.8 dekódovacího členu 2 je spojen se třetím výstupem 3.4 zatěžovaeího členu J a současně s druhým vstupem 7.2 prvního obousměrného třístavového budícího členu Jas prvním vstupem 8.1 druhého obousměrného třístavového budícího členu 8, jehož druhý vstup 8.2 je spojen s prvním vstupem 7.1 prvního obousměrného třístavového budícího členu 2 a současně se čtvrtým výstupem 3.5 zatěžovaeího členu Jas druhým výstupem 2.7 dekódovacího členu 2. První výstup 2.6 dekódovacího členu 2 je spojen s pátým výstupem
3.6 zatěžovaeího členu J a současně s prvním vstupem 6.1 zesilovacího třístavového členu 6, jehož druhý vstup 6.2 je spojen s druhým výstupem 9.17 řídícího členu J. Třetí výstup 9.18 řídícího členu J je spojen se třetím vstupem 6.3 zesilovacího třístavového členu 6, jehož čtvrtý vstup 6.4 je spojen se čtvrtým výstupem 9.19 řídícího Členu J. Pátý výstup 9.20 řídícího členu 2 3e spojen s pátým vstupem 6.5 zesilovacího třístavového členu 6, jehož první výstup 6.7 je spojen se třetím obousměrným vstupem A3 a současně s desátým vstupem 7.10 prvního obousměrného třístavového budícího členu 2· Devátý vstup 7.9 prvního obousměrného třístavového budícího členu 2 je spojen s druhým obousměrným vstupem A2 a současně s druhým výstupem 6.8 zesilovacího třístavového členu 6. Třetí výstup 6.9 zesilovacího třístavového členu 6 je spojen s prvním obousměrným vstupem A1 a současně s osmým vstupem 7.8 prvního obousměrného třístavového budícího členu 2, jehož druhý.výstup 7.13 je spojen ce Šestým vstupem 9.6 řídícího členu 2· Sedmý vstup 9.7 řídícího členu 2 3e spojen se třetím výstupem 7.14 prvního obousměrného třístavového budícího členu 2» jehož čtvrtý výstup 7.15 je spojen s osmým vstupem 9.8 řídícího členu 2* Devátý vstup 9.9 řídícího členu 2 3« spojen s pátým výstupem 7.16 prvního obousměrného třístavového budícího členu 2, jehož jedenáctý vstup 7.11 je spojen se čtvrtým obousměrným vstupem A4 a jehož třetí vstup 7.3 je spojen se šestým výstupem 9.21 řídícího členu 2* Sedmý výstup 9.22 řídícího členu
- 8 249 629
X je spojen se čtvrtým vstupem 7.4 prvního obousměrného třísťavového budícího členu 2, jehož pátý vstup 7.5 je spojen s osmým výstupem 9.23 řídícího členu χ. Devátý výstup 9.24 řídícího členu χ je spojen se ěestýa vstupem 7.6 prvního obousměrného třístavového budícího členu 2 · jeho desátý výstup 9.25 je spojen se třetím vstupem 8.3 druhého obousměrného třístavového budícího členu 8, jehož jedenáctý vstup 8.11 je spojen se čtvrtým výstupem 6.10 zesilovacího třístavového členu 6 a současně s osmým obousměrným vstupem A8. Sedmý obousměrný vstup A7 je spojen s desátým vstupem 8.10 druhého obousměrného třístavového budícího členu 8, jehož devátý vstup 8.9 je spojen se šestým obousměrným vstupem A6. Pátý obousměrný vstup A£ je spojen s osmým vstupem 8.8 druhého obousměrného třístavového budícího členu 8, jehož druhý výstup 8.13 je spojen s desátým vstupem 9.10 řídícího členu χ. Jedenáctý vstup 9.11 řídícího členu X je spojen se třetím výstupem 8,14 druhého obousměrného třístavového budícího členu 8, jehož čtvrtý výstup
8.15 je spojen s dvanáctým vstupem 9.12 řídícího členu χ. Třináctý vstup 9.13 řídícího členu X je spojen s pátým výstupem
8.16 druhého obousměrného třístavového budícího členu 8, jehož čtvrtý vstup 8.4 je spojen s jedenáctým výstupem 9»26 řídícího členu χ. Dvanáctý výstup 9.27 řídícího členu X je spojen s pátým vstupem 8.5 druhého obousměrného třístavového budícího členu 8, jehož Šestý vstup 8.6 je spojen s třináctým výstupem 9«28 řídícího členu χ. Patnáctý vstup 9»15 řídícího členu X je spojen s druhým výstupem 18.3 nulovacího členu 18 a jeho pátý vstup 9.5 je spojen s druhým výstupem 17.4 druhého dělícího členu 22· První vstup 17*1 druhého dělícího členu 17 je spojen s druhým výstupem 16.4 prvního dělícího členu £6, jehož první vstup 16.1 je spojen s druhým výstupem 14.4 frekvenčního členu 14. Druhý vstup 14*2 frekvenčního členu 14 je spojen s výstupem 15.2 vazebního členu 15 a první výstup 14.3 frekvenčního členu 14 je spojen se vstupem 15.1 vazebního členu 15.
Druhý výstup 13.6 výstupního převodního členu 13 je spojen s přenosovým výstupem SO a čtvrtý vstup 13.4 výstupního převodního členu 13 je spojen s prvním vstupem 9.1 řídícíhb členu X a současně se třetím výstupem 10.5 napájecího členu 10. Čtvrtý výstup 10.6 napájecího členu J_0 je spojen s napělovýa výstupem N a první vstup 10.1 napájecího členu 10 je spojen
- 9 249 629 s napěťovým vstupem U. Druhý výstup 10.4 napájecího členu 10 je spojen se třetím vstupem 13.3 výstupního převodního členu 13. jehož druhý vstup 13.2 je spojen s prvním výstupem 9.16 řídícího členu 2* Čtvrtý vstup 9.4 řídícího Clenu 2 je spojen s druhým výstupem 12.4 vstupního převodního členu 12. jehož druhý vstup 12.2 je spojen s přenosovým vstupem SI.
Pomocí dekódovacího členu 2 je prováděna adresace návazných členů, to jest zesilovacího třístavového členu 6, prvního obousměrného třístavového budícího členu 2» druhého obousměrného třístavového budícího členu 8 a řídícího členu 2* Potřebná vstupní kombinace signálů je přiváděna prostřednictvím vnějěích vstupů a to adresového vstupu AD, prvního podmiňovacího vstupu R, druhého podmiňovacího vstupu Z a třetího podmiňovacího vstupu ADP. Pro adresování zesilovacího třístavového členu 6 musí být druhý a třetí podmiňovací vstup Z a ADP ve stavu log 1 a adresový vstup AD a první podmiňovací vstup R ve stavu log 0. V tomto případě dojde k přenosu signálu z druhého až pátého vstupu 6.2 až 6.5 zesilovacího třístavového členu 6 na jeho první až čtvrtý výstup 6.7 až 6.10. který je současně vyveden na první až třetí obousměrný vstup AI až A3 a osmý obousměrný vstup A8. Pomocí těchto signálů je získána stavová informace řídícího členu 2 0 jeho pomocných registrech a případně chybách přenosu. Tyto informace jsou vyvedeny prostřednictvím druhého až pátého výstupu 9.17 až 9.20 řídícího členu 2· v případě vysílání dat po takto provedené kontrole stavových informací a po správném vyadresování prvního obousměrného třístavového budícího členu 2» druhého obousměrného třístavového budícího členu 8 a řídícího členu 2 dojde k přenosu přiváděných signálů na prvním až osmém obousměrném vstupu AI až A8 přes první obousměrný třístavový budící Člen 2 ® druhý obousměrný třístavový budící člen 8 na šestý až třináctý vstup 9.6 až 9»13 řídícího členu 2· ^®to kombinace signálů je pak asynchronně vysílána přes první výstup 9.16 řídícího členu 2 · výstupní převodní člen 13 na přenosový výstup SO.
V případě přenosu vstupních signálů je obdobným způsobem příslušná sériová kombinace přiváděna přes přenosový vstup SI. vstupní převodní člen 12 na čtvrtý vstup 9.4 řídícího členu 2· Tento režim funkce je podmíněn kombinací signálů na adresovém vstupu AD. prvním podmiň ovací a vstupu R, druhém podmiňovacía
249 629 vstupu Z a třetím podmiňovacím vstupu ADP. kdy adresový vstup AD je ve stavu log 0, první podmiňovací vstup R je rovněž ve stavu log 0, druhý podmiňovací vstup Z je ve stavu log 1 a třetí podmiňovací vstup ADP je ve stavu log 0 a předchozí programovou kontrolou stavového registru řídícího Sienu 2 prostřednictvím jeho druhého až pátého výstupu 9.17 až 9*20. Po provedené kontrole je tato paralelní kombinace binárních signálů přivedena přes Šestý až třináctý výstup 9.21 až 9.28 řídícího Sienu 2. 8 první a druhý obousměrný třístavový budící Clen 2, 8 na první až osmý obousměrný vstup AI až A8. odkud je kombinace logických stavů převedena na návaznou řídící jednotku automatiky.
Zapojení pro řízení přenosu logických binárních signálů podle vynálezu je urěeno zejména pro řídící důlní systémy s požadavkem vysoké splehlivosti při náročných provozních podmínkách
Claims (1)
- PŘEDMĚT VYNÁLEZU249 629Zapojení pro řízení přenosu logických binárních signálů, zejména pro řídící jednotky důlních automatik, sestávající ze vstupního přizpůsobovacího členu, dekódovacího členu, zatěžovaclho členu, zpožďovacích členů, zesilovacího třístavového členu, obousměrných třístavových budících členů, řídícího členu, napájecího členu, programovacího členu, vstupního převodního členu, výstupního převodního členu, frekvenčního členu, vazebního členu, dělících členů a nulovacího členu, vyznačené tím, že vstupní přizpůsobovací člen (1) je svým prvním vstupem (1.1) spojen s adresovým vstupem (AD), svým druhým vstupem (1.2) je spojen s prvním podaiňovacím vstupem (R), svým třetím vstupem (1.3) jespojen s druhým podmiňovacía vstupem (Z) a svým čtvrtým vstupem (1.4) je spojen se třetím podmiňovacím vstupem ^DP), kdežto první výstup (1.6) vstupního přizpůsobovacím» členu (1) je spojen s prvním vstupem (2.1) dekódovacího členu (2), jehož druhý vstup (2.2) je spojen s druhým výstupem (1.7) vstupního přizpůsobovacího členu (1), jehož třetí výstup (1.8) je spojen se třetím vstupem (2.3) dekódovacího členu (2) a jehož čtvrtý výstup (1.9) je spojen se čtvrtým vstupem (2.4) dekódovacího členu (2), jehož pátý vstup (2.5) je spojen s prvním výstupem (10.3) napájecího členu (10) a současně s pátým vstupem (1.5) vstupního přizpůsobovacího členu (1), se vstupem (3.1) zatěžovacího členu (3), se šestým vstupem (6.6) zesilovacího třístavového členu (6), se sedmým vstupem (7.7) prvního obousměrného třístavového budícího Sienu (7), se sedmým vstupem (8.7) druhého obousměrného třístavového budícího členu (8), se čtrnáctým vstupem (9.14) řídícího členu (9), se vstupem (18.1) nulovacího členu (18), s druhým vstupem (17.2) druhého dělícího členu (17), s druhým vstupem (16.2) prvního dělícího členu (16), s prvním vstupem (14.1) frekvenčního členu (14), s prvním vstupem (13.1) výstupního převodního členu (13), s prvním vstupem (12.1) vstupního převodního členu (12) a se vstupem (11.1) programovacího Sienu (11), jehož první výstup (11.2) je spojen s prvním programovacím vstupem (9.30) řídícího Sienu (9), jehož druhý programovací vstup (9.31) je spojen se třetím výstupem (11.4) programe12 249 629 vacího Sienu (11) a jehož třetí výstup (9·32) je spojen s druhým výstupom (11.3) programovacího Slonu (11), jehož Stvrtý výstup (11.5) je spojen jednak s druhým vstupem (10.2) napájecího Sienu (10), s prvním výstupom (12.3) vstupního převodního Slonu (12), s prvním výstupom (13.5) výstupního převodního Sienu (13), se třetím výstupom (14.5) frekvenčního Slonu (14), s prvním výstupem (16.3) prvního dělícího Slonu (16) e s prvním výstupem (17.3) druhého dělícího Slonu (17), jednak s druhým výstupem (5.3) druhého zpožďovacího Slonu (5), s druhým výstupom (4.3) prvního zpožďovacího Sienu (4), s pátým výstupem (6.11) zesilovacího třístavového Sienu (6), s prvním výstupem (7.12) prvního obousměrného třístavového budícího Slonu (7), s prvním výstupem (8.12) druhého obousměrného třístavového budícího Slonu (8), se čtrnáctým výstupem (9.29) řídícího Sienu (9) a s prvním výstupem (18.2) nulovacího Sienu (18) a současně se šestým výstupem (2.11) dekódovacího Sienu (2), jehož pátý výstup (2.10) je spojen s prvním výstupem (3.2) zatěžovacího Slonu (3) a současně se vstupem (4.1) prvního zpožďovacího Sienu (4), jehož první výstup (4.2) jo spojen s druhým vstupem (9.2) řídícího Sienu (9), jehož třetí vstup (9.3) je spojen s prvním výstupem (5.2) druhého zpožďovacího Slonu (5), jehož vstup (5.1) jo spojen s druhým výstupom (3*3) zatěžovacího Sienu (3) a současně se Stvrtým výstupem (2.9) dekódovacího Sienu (2), jehož třetí výstup (2.8) je spojen se třetím výstupem (3.4) zatěžovacího Sienu (3) a současně s druhým vstupem (7.2) prvního obousměrného třístavového budícího Sienu (7) a s prvním vstupem (8.1) druhého obousměrného třístavového budícího Slonu (8), jehož druhý vstup (8.2) je spojen s prvním vstupem (7.1) prvního obousměrného třístavového budícího Sienu (7) a souSasnš se Stvrtým výstupem (3.5) zatěžovacího Slonu (3) a s druhým výstupem (2.7) dekódovacího Slonu (2), jehož první výstup (2.6) je spojen s pátým výstupem (3.6) zatěžovacího Sienu (3) a současně s prvním vstupem (6.1) zesilovacího třístavového Sienu (6), jehož druhý vstup (6.2) je spojen s druhým výstupem (9.17) řídícího Sienu (9), jehož třetí výstup (9.18) je spojen se třetím vstupem (6.3) zesilovacího třístavového Sienu (6), jehož Stvrtý vstup (6.4) je spojen se Stvrtým výstupem (9.19) řídícího Sienu (9), jehož pátý výstup (9.20) je spojen s pátým vstupem (6.5) zesilova- 13 249 629 čího třístavového Clenu (6), jehož první výstup (6.7) je spojen se třetím obousměrným vstupem (A3) a současně s desátým vstupem (7.10) prvního obousměrného třístavového budícího členu (7), jehož devátý vstup (7.9) je spojen s druhým obousměrným vstupem (A2)^a současně s druhým výstupem (6.8) zesilovacího třístavového Clenu (6), jehož třetí výstup (6.9) je spojen s prvním obousměrným vstupem (A1) a současně s osmým vstupem (7.8) prvního obousměrného třístavového budícího členu (7), jehož druhý výstup (7.13) je spojen se Šestým vstupem (9.6) řídícího členu (9), jehož sedmý vstup (9.7) je spojen se třetím výstupem (7.14) prvního obousměrného třístavového budícího členu (7), jehož čtvrtý výstup (7.15) je spojen s osmým vstupem (9.8) řídicího členu (9),jehož devátý vstup (9.9) je spojen s pátým výstupem (7.16) prvního obousměrného třístavového budícího členu (7), jehož jedenáctý vstup (7.11) je spojen se čtvrtým obousměrným vstupem (A4) a jehož třetí vstup (7.3) je spojen se Šestým výstupem (9.21) řídícího členu (9), jehož sedmý výstup (9.22) je spojen se čtvrtým vstupem (7.4) prvního obousměrného třístavového budícího členu (7), jehož pátý vstup (7.5) je spojen s osmým výstupem (9.23) řídícího členu (9), jehož devátý výstup (9.24) je spojen se Šestým vstupem (7.6) prvního obousměrného třístavového budícího členu (7) a jehož desátý výstup (9.25) je spojen se třetím vstupem (8.3) druhého obousměrného třístavového budícího členu (8), jehož jedenáctý vstup (8.11) je spojen se čtvrtým výstupem (6.10) zesilovacího třístavového členu (6) a současně s osmým obousměrným vstupem (A8), zatímco sedmý obousměrný vstup (A7) je spojen s desátým vstupem (8.10) druhého obousměrného třístavového budícího členu (8), jehož devátý vstup (8.9) je spojen se Šestým obousměrným vstupem (A6), kdežto pátý obousměrný vstup (A5) je spojen s osmým vstupem (8.8) druhého obousměrného třístavového budícího členu (8), jehož druhý výstup (8.13) je spojen s desátým vstupem (9.10) řídícího členu (9), jehož jedenáctý vstup (9-11) je spojen se třetím výstupem (8.14) druhého obousměrného třístavového budícího členu (8), jehož čtvrtý výstup (8.15) je spojen s dvanáctým vstupem (9.12) řídícího Členu (9), jehož třináctý vstup (9.13) je spojen s pátým výstupem (8.16) druhého obousměrného třístavového budícího členu (8), jehož čtvrtý vstup (8.4) je spojen s jedenáctým výstupem (9.26) řídícího členu (9), jehož- 14 249 629 dvanáctý výstup (9.27) je spojen s pátým vstupem (8.5) druhého obousměrného třístavového budícího Sienu (8), jehož ěestý vstup (8.6) je spojen s třináctým výstupem (9.28) řídícího Sienu (9), jehož patnáctý vstup (9.15) je spojen s druhým výstupem (18.3) nulovacího Sienu (18) a jehož pátý vstup (9.5) je spojen s druhým výstupem (17.4) druhého dělícího Sienu (17), jehož první vstup (17.1) je spojen s druhým výstupem (16.4) prvního dělícího Sienu (16), jehož první vstup (16.1) je spojen s druhým výstupem (14.4) frekvenčního členu (14), jehož druhý vstup (14.2) je spojen s výstupem (15*2) vazebního členu (15) a jehož první výstup (14.3) je spojen se vstupem (15.1) vazebního členu (15), přičemž druhý výstup (13.6) výstupního převodního členu (13) je spojen s přenosovým výstupem (SO) a čtvrtý vstup (13.4) výstupního převodního členu (13) je spojen s prvním vstupem (9.1) řídícího členu (9) a současně se třetím výstupem (10.5) napájecího členu (10), jehož čtvrtý výstup (10.6) je spojen s napěťovým výstupem (N) a jehož první vstup (10.1) je spojen s napěťovým vstupem (U), kdežto druhý výstup (10.4) napájecího členu (10) je spojen se třetím vstupem (13.3) výstupního převodního členu (13), jehož druhý vstup (13.2) je spojen s prvním výstupem (9.16) řídícího členu (9), jehož čtvrtý vstup (9.4) je spojen s druhým výstupem (12.4) vstupního převodního členu (12), jehož druhý vstup (12.2) je spojen s přenosovým vstupem
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS826284A CS249629B1 (cs) | 1984-10-31 | 1984-10-31 | Zapodsní pro řízeni přenosu logických binárních signálů, zejména pro řidiči jednotky důlních automatik |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS826284A CS249629B1 (cs) | 1984-10-31 | 1984-10-31 | Zapodsní pro řízeni přenosu logických binárních signálů, zejména pro řidiči jednotky důlních automatik |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS249629B1 true CS249629B1 (cs) | 1987-04-16 |
Family
ID=5432983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS826284A CS249629B1 (cs) | 1984-10-31 | 1984-10-31 | Zapodsní pro řízeni přenosu logických binárních signálů, zejména pro řidiči jednotky důlních automatik |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS249629B1 (cs) |
-
1984
- 1984-10-31 CS CS826284A patent/CS249629B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0380680B1 (en) | Series controller | |
| US5838167A (en) | Method and structure for loading data into several IC devices | |
| KR101029304B1 (ko) | 구성가능한 제어기 | |
| US8589834B2 (en) | Using direct memory access to initialize a programmable logic device | |
| US4845611A (en) | Device for connecting 8-bit and 16-bit modules to a 16-bit microprocessor system | |
| EP0198677B1 (en) | Programmable logic storage element for programmable logic devices | |
| US5115235A (en) | Flexible module interconnect system | |
| US6259271B1 (en) | Configuration memory integrated circuit | |
| US5978926A (en) | Processor chip for using an external clock to generate an internal clock and for using data transmit patterns in combination with the internal clock to control transmission of data words to an external memory | |
| US5386363A (en) | Aircraft load management center | |
| US6339806B1 (en) | Primary bus to secondary bus multiplexing for I2C and other serial buses | |
| US20060061214A1 (en) | System and method for controlling output-timing parameters of power converters | |
| US4835414A (en) | Flexible, reconfigurable terminal pin | |
| US5600671A (en) | Information transmission method for transmitting digital information | |
| CS249629B1 (cs) | Zapodsní pro řízeni přenosu logických binárních signálů, zejména pro řidiči jednotky důlních automatik | |
| US20020038154A1 (en) | Method and device for controlling operating sequences | |
| EP2031357A1 (en) | A universal input/output module | |
| US5402430A (en) | Parity inversion test system | |
| US5867037A (en) | Method and apparatus of programming FPGA devices through ASIC devices | |
| GB2276795A (en) | Digital data arbitration apparatus | |
| EP0506060B1 (en) | Bidirectional programmable I/O driver | |
| US6034545A (en) | Macrocell for data processing circuit | |
| CZ300011B6 (cs) | Adaptér rozhraní s cizím napájením | |
| KR200216603Y1 (ko) | 데이터 피드백을 갖는 디지털 출력회로 | |
| CS249628B1 (cs) | Řídící jednotka logických binárních funkci, zejména důlních automatik |