CS249628B1 - Řídící jednotka logických binárních funkci, zejména důlních automatik - Google Patents
Řídící jednotka logických binárních funkci, zejména důlních automatik Download PDFInfo
- Publication number
- CS249628B1 CS249628B1 CS826084A CS826084A CS249628B1 CS 249628 B1 CS249628 B1 CS 249628B1 CS 826084 A CS826084 A CS 826084A CS 826084 A CS826084 A CS 826084A CS 249628 B1 CS249628 B1 CS 249628B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- output
- input
- block
- control
- nth
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Jednotka logických binárních funkci, zejména důlních automatik, sestává z časového řídícího bloku, řídícího bloku, napájecího členu, ovládacího a kontrolního bloků, výstupních bloků a přenosových bloků. fildici jednotka je určena pro binární řídící a informační systém;, které sekvenčním nebo kombinačním způsobem na základě vstupních informaci programově řídi příslušný teohnologický proces. Zapojením je výhodným způsobem řešena kontrola a zabezpečeni vnitřní funkce zařízeni.
Description
Vynález se týká řídící jednotky logických binárních funkcí, zejména důlních automatik, sestávající z časového řídícího bloku, řídícího bloku, napájecího členu, ovládacího a kontrolního bloku, vstupních bloků, výstupních bloků a přenosových bloků.
V současné dobé existuje celá řada obdobných zařízení, která jsou věak velmi komplikovaná a značné rozsáhlá. Nevýhoda stávajících automatik spočívá dále v tom, že v těchto systémech lze obtížným způsobem zajistit jejich vnitřní kontrolu a obecné využití jednotlivých komponent v dalěích řídících aplikacích. .
Uvedené nedostatky do značné míry odstraňuje řídící jednotka logických binárních funkcí, zejména důlních automatik podle vynálezu, která sestává z časového řídícího bloku, řídícího bloku, napájecího členu, ovládacího a kontrolního bloku, vstupních bloků, výstupních bloků a přenosových bloků. Podstata vynálezu spočívá v tom,že časový řídící blok je svým prvním vstupem spojen s resetovacím vstupem a svým prvním výstupem je spojen s prvním vstupem řídícího bloku, jehož druhý vstup je spojen s druhým výstupem časového řídícího bloku, jehož třetí výstup je spojen se třetím vstupem řídícího bloku, čtvrtý vstup řídícího bloku je spojen se čtvrtým výstupem časového řídícího bloku, jehož pátý výstup je spojen s pátým vstupem řídícího bloku, jehož ěestý vstup je spojen se ěestým výstupem časového řídícího bloku, jehož sedmý výstup je spojen se sedmým vstupem řídícího bloku. Osmý vstup řídícího bloku je spojen s osmým výstupem časového řídícího bloku, jehož devátý výstup je spojen s devátým vstupem řídícího bloku. Desátý vstup řídícího bloku je spojen s prvním výstupem napájecího členu a současně s druhým vstupem časového řídícího bloku. Třetí vstup časového řídícího bloku je spojen jednak s prvním vstupem ovládacího a kontrolního bloku a s jedenáctým vstupem řídícího
- 2 249 628 bloku, jednak s druhým výstupem napájecího členu a současná se váemi třetími vstupy prvního až n-tého vstupního bloku, se váemi čtvrtými vstupy prvního až, n-tého výstupního bloku a se všemi pátými vstupy prvního až n-tého přenosového bloku. Desátý výstup časového řídícího bloku je spojen jednak se sedmým výstupem ovládacího a kontrolního bloku a s druhým výstupem řídícího bloku, jednak s druhým vstupem napájecího členu a současná se váemi výstupy prvního až n-tého vstupního bloku, se váemi výstupy prvního až n-tého výstupního bloku a se váemi prvními výstupy prvního až n-tého přenosového bloku. První vstup napájecího členu je spojen s napájecím vstupem a čtvrtý výstup napájecího členu je spojen s napájecím výstupem. Třetí výstup napájecího členu je spojen s prvním výstupem řídícího bloku, jehož první až n-tý obousměrný vstup je spojen s prvním až n-tým obousměrným vstupem ovládacího a kontrolního bloku, jehož druhý vstup je spojen se třetím výstupem řídícího bloku. Čtvrtý výstup řídícího bloku je spojen se třetím vstupem ovládacího a kontrolního bloku, jehož první výstup je spojen s prvním signalizačním výstupem. Druhý signalizační výstup je spojen s druhým výstupem ovládacího a kontrolního bloku, jehož čtvrtý vstup je spojen s pátým výstupem řídícího bloku. Šestý výstup řídícího bloku je spojen s pátým vstupem ovládacího a kontrolního bloku, jehož třetí výstup je spojen se váemi prvními vstupy prvního až n-tého vstupního bloku a se váemi prvními vstupy prvního až n-tého přenosového bloku. Čtvrtý výstup ovládacího a kontrolního bloku je spojen se váemi prvními vstupy prvního až n-tého výstupního bloku a současná se váemi druhými vstupy prvního až n-tého přenosového bloku. Pátý výstup ovládacího a kontrolního bloku je spojen se váemi druhými vstupy prvního až n-tého výstupního bloku, šestý výstup ovládacího a kontrolního bloku je spojen se váemi třetími vstupy prvního až n-tého přenosového bloku. První datový výstup ovládacího a kontrolního bloku je spojen se váemi prvními datovými výstupy prvního až n-tého vstupního bloku, dále se váemi prvními datovými vstupy prvního až n-tého výstupního bloku a se váemi prvními obousměrnými vstupy prvního až n-tého přenosového bloku. N-tý datový výstup ovládacího a kontrolního bloku je spojen se váemi n-tými datovými výstupy prvního až n-tého vstupního bloku,
- 3 249 628 dále se všemi n-tými datovými vstupy prvního až n-tého výstupního bloku a se všemi n-tými obousměrnými vstupy prvního až n-tého přenosového bloku. První adresový výstup prvního stupně ovládacího a kontrolního bloku je spojen s druhým vstupem prvního vstupního bloku. N-tý adresový výstup prvního stupně ovládacího a kontrolního bloku je spojen s druhým vstupem n-tého vstupního bloku. První adresový výstup druhého stupně ovládacího a kontrolního bloku je spojen se třetím vstupem prvního výstupního bloku a n-tý adresový výstup druhého stupně ovládacího a kontrolního bloku je spojen se třetím vstupem n-tého výstupního bloku. První adresový výstup třetího stupně ovládacího a kontrolního bloku je spojen se čtvrtým vstupem prvního přenosového bloku a n-tý adresový výstup třetího stupně ovládacího a kontrolního bloku je spojen se čtvrtým vstupem n-tého přenosového bloku. První až n-tý datový vstup prvního vstupního bloku je spojen s prvxíím až n-tým vstupem prvního vstupního bloku a první až n-tý datový vstup n-tého vstupního bloku je spojen s prvním až n-tým vnějším vstupem n-tého vstupního bloku. První datový výstup prvního výstupního bloku je spojen s prvním vnějším výstupem prvního výstupního bloku. První až n-tý datový vstup n-tého výstupního bloku je spojen s prvním až n-tým vnějším výstupem n-tého výstupního bloku. Šestý vstup prvního přenosového bloku je spojen s vnějším vstupem prvního přenosového bloku, jehož druhý výstup je spojen s vnějším výstu pem prvního přenosového bloku a šestý vstup n-tého přenosového bloku je spojen s vnějším vstupem n-tého přenosového bloku, jehož druhý výstup je spojen s vnějším výstupem n-tého přenosového bloku.
Řídící jednotka v zapojení podle vynálezu je určena zejména pro vytváření logických binárních struktur důlních řídícíěh systémů. Uvedeným propojením jednotlivých členů je dosaženo podstatného zjednodušení celého zařízení při zabezpečení vyšších technických parametrů celé automatiky. Výhoda řídící jednotky v zapojení podle vynálezu dále spočívá především v zabezpečení vnitřní kontroly správné funkce a celkovém zvýšení spolehlivosti systému, čímž je zajištěna vyšší odolnost zařízení v těžkých provozních podmínkách.
Na připojeném výkresu je schematicky znázorněn příklad provedení řídící jednotky logických binárních funkcí podle
- 4 vynálezu. 249 628
Řídící jednotka logických binárních funkcí podle vynálezu sestává z časového řídícího bloku £, který obsahuje zapojení pro řízení buzeni a časové posloupnosti ovládacích signálů, zejména pro řídící jednotky důlních automatik, obsahující omezovači člen, čtyři přizpůsobovací členy, dva zesilovací členy, čtyři vazební členy, vstupní člen, diodový člen, dva napájecí členy, tři programovací členy, dělící člen, tvarovací člen, řídící člen a frekvenční řídící člen, z řídícího bloku £, který je tvořen zapojením pro řízení logických binárních funkcí, zejména pro řídící jednotky důlních automatik, obsahujícím tří přizpůsobovací členy, dva řídící členy, dekódovací člen,
Šest negačních členů, Čtyři pamělové členy, pět součinových členů a napájecí člen, z napájecího členu JLj který obsahuje napájecí a stabilizační obvody, z ovládacího a kontrolního bloku £, obsahujícího zapojení pro ovládání a kontrolu logických binárních funkcí, zejména pro řídící jednotky důlních automatik, které obsahuje dva logické členy, pět přizpůsobovacích členů, napájecí člen, dva řídící členy, adresový řídící člen, dekódovací člen, frekvenční člen, zabezpečovací člen, tři negační členy, resetovací člen, omezovači člen, zesilovací člen, indikační člen a pracovní člen. Řídící jednotka dále sestává z prvního až n-tého vstupního bloku 5,1 až 5.n< z nichž každý obsahuje zapojení pro logické vyhodnocování vstupních binárních signálů, zejména lokálních důlních automatik, tvořené vstupními členy, usměrňovacíml členy, indikačními členy, optoelektronickými členy, zpožSovacími členyi přizpůsobovacími členy, zesilovacími členy, napájecím členem, logickými členy a signálovým přizpůsobovacím členem, z prvního až n-tého výstupního bloku 6.1 až 6.n. z nichž každý obsahuje logické vyhodnocovací zařízení, zejména důlních automatik, obsahující vstupní logické členy, přizpůsobovací člen, dva logické členy, dva napájecí členy, omezovači Členy, vazební členy, indikační členy, zháěecí členy a kontaktní zesilovací členy. Řídící jednotka rovněž sestává z prvního až n-tého přenosového bloku 7.1 až 7.n. z nichž každý obsahuje zapojení pro řízení přenosu logických binárních signálů, zejména pro řídící jednotky, obsahující vstupní přizpůsobovací člen, dekódovací člen, zatěžovací člen, dva zpožďovací Členy, zesilovací třístavový člen, dva
- 5 249 628 obousměrné třístavové budící členy, řídící člen, napájecí člen, programovací člen, vstupní převodní člen, výstupní převodní člen, frekvenční člen, vazební člen, dva dělící členy a nulovací člen.
časový řídící blok £ je svým prvním vstupem 1.1 spojen s resetovacím vstupem T a svým prvním výstupem 1.4 je spojen s prvním vstupem 2.1 řídícího bloku 2, jehož druhý vstup 2.2 je spojen s druhým výstupem 1.5 časového řídícího bloku £, jehož třetí výstup 1.6 je spojen se třetím vstupem 2.3 řídícího bloku 2. Čtvrtý vstup 2.4 řídícího bloku 2 je spojen se čtvrtým výstupem 1.7 časového řídícího bloku £, jehož pátý výstup 1.8 je spojen s pátým vstupem 2.5 řídícího bloku 2,» jehož Šestý vstup 2.6 je spojen se Šestým výstupem 1.9 časového řídícího bloku £, jehož sedmý výstup 1.10 je spojen se sedmým vstupem 2.7 řídícího bloku 2. Osmý vstup 2.8 řídícího bloku 2 je spojen s osmým výstupem 1.11 časového řídícího bloku £, jehož devátý výstup 1.12 je spojen s devátým vstupem 2.9 řídícího bloku 2. Desátý vstup 2.10 řídícího bloku 2 je spojen s prvním výstupem 3.3 napájecího členu £ ® současně s druhým vstupem
1.2 časového řídícího bloku £, jehož třetí vstup 1.3 je spojen jednak s prvním vstupem 4.1 ovládacího a kontrolního bloku £ a s jedenáctým vstupem 2.11 řídícího bloku 2, jednak s druhým výstupem 3.4 napájecího členu £ a současně se věemi třetími vstupy 5.1.3 až 5.n.3 prvního až n-tého vstupního bloku 5.1 až 5.n. se všemi čtvrtými vstupy 6.1.4 až 6.n.4 prvního až n-tého výstupního bloku 6.1 až 6«n a se všemi pátými vstupy 7.1.5 až 7.n.5 prvního až n-tého přenosového bloku 7.1 až 7.n. Desátý výstup 1.13 časového řídícího bloku £ je spojen jednak se sedmým výstupem 4.12 ovládacího a kontrolního bloku £ a s druhým výstupem 2.13 řídícího bloku 2., jednak s druhým vstupem
3.2 napájecího členu £ a současně se všemi výstupy 5.1.6 až
5. n.6 prvního až n-tého vstupního bloku 5.1 až 5.n. se všemi výstupy 6.1.6 až 6.n.6 prvního až n-tého výstupního bloku 6.1 až
6. n a se všemi výstupy 7.1.7 až 7.n.7 prvního až n-tého přenosového bloku Id. až Igja. První vstup 3.1 napájecího členu £ je spojen s napájecím vstupem U a čtvrtý výstup 3.6 napájecího členu £ je spojen s napájecím výstupem N. Třetí výstup 3.5 napájecího členu 5 á® spojen s prvním výstupem 2.12 řídícího bloku 2, jehož první až n-tý obousměrný vstup 2.D1 až 2.Dn je
- 6 249 628 spojen s prvním až n-tým obousměrným vstupem 4.Dl až 4.Dn ovládacího a kontrolního bloku £, jehož druhý vstup 4.2 je spojen se třetím výstupem 2.14 řídícího blqku 2. Čtvrtý výstup 2.15 řídícího bloku 2 je spojen se třetím vstupem 4.3 ovládacího β kontrolního bloku £, jehož první výstup 4.4 je spojen β prvním signalizačním výstupem Sl. Druhý signalizační výstup S2 je spojen s druhým výstupem 4.5 ovládacího a kontrolního bloku £, jehož čtvrtý vstup 4.10 je spojen s pátým vstupem 2.16 řídícího bloku 2>. Šestý výstup 2.17 řídícího bloku 2 je spojen s pátým vstupem 4.11 ovládacího a kontrolního bloku £, jehož třetí výstup 4.6 je spojen se věemi prvními vstupy 5.1.1 až 5.n. 1 prvního až n-tého vstupního bloku 5.1 až 5.n a se věemi prvními vstupy 7.1.1 až 7.n.1 prvního až n-tého přenosového bloku
7.1 až 7.n. Čtvrtý výstup 4.7 ovládacího a kontrolního bloku £ je spojen se věemi prvními vstupy 6.1.1 až 6.n>1 prvního až n-tého výstupního bloku 6.1 až S.n a současně se věemi druhými vstupy 7.1.2 až 7.n.2 prvního až n-tého přenosového členu
7.1 až 7.n. Pátý výstup 4.8 ovládacího a kontrolního bloku £ je spojen se věemi druhými vstupy 6.1.2 až 6.n.2 prvního až n-tého výstupního bloku 6.1 až 6.n. Šestý výstup 4.9 ovládacího a kontrolního bloku £ je spojen se věemi třetími vstupy 7.1.3 až 7.n.3 prvního až n-tého přenosového bloku 7.1 až 7.n. První datový výstup 4.A1 ovládacího a kontrolního bloku £ je spojen se věemi prvními datovými výstupy 5.1.AI až 5.n.A1 prvního až n-tého vstupního bloku 5.1 až 5.n a dále se věemi prvními datovými vstupy 6.1.V1 až 6.n.V1 prvního až n-tého výstupního bloku .6.1 až 6.n a se věemi prvními obousměrnými vstupy 7.1.AI až 7.n.A1 prvního až n-tého přenosového bloku 7.1 až 7.n. N-tý datový výstup 4.An ovládacího a kontrolního bloku £ je spojen se věemi n-tými datovými výstupy 5.1.An až 5.n.An prvního až n-tého vstupního bloku 5.1 až 5.n. dále se věemi n-tými datovými vstupy 6.1.Vn až 6.n.Vn prvního až n-tého výstupního bloku 6.1 až 6«n a se věemi n-tými obousměrnými vstupy 7.1.An až 7.n.An prvního až n-tého přenosového bloku 7.1 až 1Λ·
První adresový výstup 4.11 prvního stupně ovládacího a kontrolního bloku £ je spojen s druhým vstupem 5.1.2 prvního vstupního bloku 5.1. N-tý adresový výstup 4.1n prvního stupně ovládacího a kontrolního bloku £ je spojen s druhým vstupem 5.n.2 n-tého vstupního bloku 5«n. První adresový výstup 4.01 druhého
- 7 249 628 stupně ovládacího a kontrolního bloku £ je spojen se třetím vstupem 6.1.3 prvního výstupního bloku 6.1 a n-tý adresový výstup 4.On druhého stupně ovládacího a kontrolního bloku £ je spojen se třetím vstupem 6.n.3 n-tého výstupního bloku 6.n. První adresový výstup 4.S1 třetího stupně ovládacího a kontrolního bloku £ je spojen se čtvrtým vstupem 7.1.4 prvního přenosového bloku 7.1 a n-tý adresový výstup 4.Sn třetího stupně ovládacího a kontrolního bloku £ je spojen se čtvrtým vstupem
7.n.4 n-tého přenosového bloku 7.n. První až n-tý datový vstup 5.1,Y1 až 5.1.Vn prvního vstupního bloku 5.1 je spojen s prvním až n-tým vnějším vstupem VI.1 až V1.n prvního vstupního bloku 5.1 a první až n-tý datový vstup 5.n.V1 až 5.n.Vn n-tého vstupního bloku 5.n je spojen s prvním až n-tým vnějěím vstupem Vn.1 až Vn.n n-tého vstupního bloku 5.n. První datový výstup
6.1 .K1 až 6.1 .Kn prvního výstupního bloku 6.1 ,1e spojen s prvním vnějším výstupem K1.1 až K1,n prvního výstupního bloku
6.1 a první až n-tý datový vstup 6.n.K1 až 6.n.Kn n-tého výstupního bloku 6.n je spojen s prvním až n-tým vnějěím výstupem Kn.1 až Kn.n n-tého výstupního bloku 6.n. Šestý vstup 7.1.6 prvního přenosového bloku 7.1 je spojen s vnějěím vstupem SI.1 prvního přenosového bloku1 7.1. jehož druhý vÝstup 7.1.8 je spojen s vnějším výstupem SO.1 prvního přenosového bloku 7.1.
Šestý vstup 7.n.6 n-tého přenosového bloku 7.n je spojen s vnějším vstupem Sl.n n-tého přenosového bloku 7.n. jehož druhý výstup 7.n.8 je spojen s vnějším výstupem SO.n n-tého přenosového bloku 7.n.
Vstupní vnější signály jsou přiváděny u prvního vstupního bloku na první až n-tý datový vstup 5.1.VI až 5.1.Vn a u n-tého vstupního bloku na první až n-tý datový vstup 5.n.V1 až
5.n.Vn. Každý vstupní blok 5.1 až 5.n je vyadresován prostřednictvím svého druhého vstupu 5.1.2 až 5.n.2. Tyto signály jsou vygenerovány z prvního až n-tého adresového výstupu 4.1.1 až 4.1.n prvního stupně ovládacího a kontrolního bloku £.
V případě, že na druhém vstupu 5.n.2 příslušného vstupního bloku 5.n je signál a současně je signál na jeho prvním vstupu
5.n.1. dojde k přenosu signálů na datový výstup 5.n.A1 až 5.n.An. který je přiveden nacbousměrný první až n-tý datový výstup 4.AI až 4.An ovládacího a kontrolního bloku £. Tyto signály jsou po zpracování přivedeny ůo řídícího bloku 2 přes
- 8 249 628 jeho první až n-tý obousměrný vstup 2.Dl až 2.Dn. Tyto údaje jsou porovnány s binárními hodnotami uloženými v parnětových místech a dále zpracovány. Řídící blok 2 pro svoji správnou funkci potřebuje dalSÍ pomocné a řídící signály, které jsou přiváděny na jeho první až devátý vstup 2.1 až 2.9 z časového řídícího bloku £. Po provedení přísluěné logické operace je zpracovaný signál výslán přes ovládací a kontrolní blok £ na sběrnici tvořenou prvním až n-tým datovým výstupem 4 ?A1 až 4.An. která je připojena na věechny vstupní bloky 5.1 až 5.n. výstupní bloky 6.1 až 6.n a přenosové bloky 7.1 až 7.n. Zejména tím, že tato datová sběrnice je propojena také se vstupními bloky 5.1 až 5.n. lze programovým způsobem zajistit jejich kontrolu a tak zvýěit spolehlivost celého zařízení. Věechny druhé vstupy 6.1.2 až 6.n.2 prvního až n-tého výstupního bloku 6.1 až 6.n jsou vzájemně propojeny a spojeny s pátým výstupem 4.8 ovládacího a kontrolního bloku £, kterým je vysílán kontrolní signál na všechny výstupní bloky 6.1 až 6.n. V případě, že dojde k závadě v časovém řídícím bloku J., řídícím bloku 2, napájecím členu J nebo také částečně v ovládacím a kontrolním bloku £, dojde v ovládacím a kontrolním bloku £ k vyhodnocení tohoto signálu včetně příslušné signalizace a prostřednictvím prvního až n-tého výstupního bloku 6.1 až 6.n k odpojení ovládacích signálů na prvním až n-tém vnějším výstupu Κ.1.1 až K.1.n prvního výstupního bloku 6.1 až prvním až n-tém vnějším výstupu K.n.1 až K.n.n n-tého výstupního bloku 6.n. Vstupní signály pro automatiku mohou být přiváděny také pomocí prvního až n-tého přenosového bloku 7.1 až 7.n prostřednictvím prvního až n-tého vnějšího vstupu SI.1 až Sl.n prvního až n-tého přenosového bloku 7.1 až 7.n. Prostřednictvím prvního až n-tého přenosového bloku 7.1 až 7.n je možné také signály vysílat pomocí prvního až n-tého vnějšího výstupu SO.1 až S0.2 a dále zpracovávat v návazných automatech.
Řídící jednotka podle vynálezu je určena k ovládání a řízení technologických procesů především v důlních provozech, lze ji však využít i v jiných aplikacích všude tam, kde je požadovaná odolnost vůči rušivým signálům a celková spolehlivost řídícího systému.
Claims (6)
- Řídící jednotka logických binárních funkcí, zejména důlních automatik, sestávající z časového řídícího bloku, řídícího bloku, napájecího Členu, ovládacího a kontrolního bloku, vstupních bloků, výstupních bloků a přenosových bloků, vyznačená tím, že časový řídící blok (1) je svým prvním vstupem (1.1) spojen s resetovacím vstupem (T) a svým prvním výstupem (1.4) je spojen s prvním vstupem (
- 2.1) řídícího bloku (2), jehož druhý vstup (2.2) je spojen s druhým výstupem (1.5) časového řídícího bloku (1), jehož třetí výstup (1.6) je spojen se třetím vstupem. (2.
- 3) řídícího bloku (2), jehož čtvrtý vstup (2.
- 4) je spojen se čtvrtým výstupem (1.7) časového řídícího bloku (1) , jehož pátý výstup (1.8) je spojen s pátým vstupem (2.5) řídícího bloku (2), jehož Šestý vstup (2.6) je spojen se Šestým výstupem (1.9) časového řídícího bloku (1), jeho! sedmý výstup (1.10) je spojen se sedmým vstupem (2.7) řídícího bloku (2) , jehož osmý vstup (2.8) je spojen s osmým výstupem (1.11) časového řídícího bloku (1), jehož devátý výstup (1.12) je spojen s devátým vstupem (2.9) řídícího bloku (2), jehož desátý vstup (2.10) je spojen s prvním výstupem (3.3) napájecího členu (3) e současně s druhým vstupem (1.2) časového řídícího bloku (1), jehož třetí vstup (1.3) je spojen jednak s prvním vstupem (4.1) ovládacího a kontrolního bloku (4) a s jedenáctým vstupem (2.11) řídícího bloku (2), jednak s druhým výstupem (3.4) napájecího členu (3) a současně se všemi třetími vstupy (5.1.3 až 5.n^3) prvního až n-tého vstupního bloku (5.1 až 5.n), se všemi čtvftými vstupy (6.1.4 až 6.n.4) prvního až n-tého výstupního bloku (6.1 až 6.n) a se všemi pátými vstupy (7.1.5 až 7.n.5) prvního až n-tého přenosového bloku (7.1 až 7.n), kdežto desátý výstup (1.13) časového řídícího bloku (1) je spojen jednak se sedmým výstupem (4.12) ovládacího a kontrolního bloku .(4) a s druhým výstupem (2.13) řídícího bloku (2), jednak s druhým vstupem (3.2) napájecího členu (3) a současně se všemi výstupy (5.1.6 až 5.n.6) prvního až n-tého vstupního bloku (5.1 až 5.n), se všemi výstupy (6.1.6 až 6.n.6) prvního až n-tého výstupního bloku (6.1 až 6.n) a se všemi- 10 249 628 prvními výstupy (7.1.7 až 7.n.7) prvního až n-tého přenosového bloku (7.1 až 7.n), přičemž první vstup (3.1) napájecího členu (3) je spojen s napájecím vstupem (U) a čtvrtý výstup (3.6) napájecího členu (3) je spojen s napájecím výstupem (N), zatímco třetí výstup (3.5) napájecího členu (3) je spojen s prvním výstupem (2.12) řídícího bloku (2), jehož první až n-tý obou* směrný vstup (2.D1 až 2.Dn) je spojen s prvním až n-tým obousměrným vstupem (4.D1 až 4.Dn) ovládacího a kontrolního bloku „(4), jehož druhý vstup (4.2) je spojen se třetím výstupem (2.14) řídícího bloku (2), jehož čtvrtý výstup (2.15) je spojen se třetím vstupem (4.3) ovládacího a kontrolního bloku (4), jehož první výstup (4.4) je spojen s prvním signalizačním výstupem (S1), kdežto druhý signalizační výstup (S2) je spojen s druhým výstupem (4.5) ovládacího a kontrolního bloku (4), jehož čtvrtý vstup (4.10) je spojen s pátým výstupem (2.16) řídícího bloku (2), jehož Šestý výstup (2.17) je spojen s pátým vstupem (4.11) ovládacího a kontrolního bloku (4), jehož třetí výstup (4.6) je spojen se všemi prvními vstupy (5.1.1 až 5.n.1) prvního až n-tého vstupního bloku (5.1 až 5.n) a se všemi prvními vstupy (7.1.1 až 7.n.1) prvního až n-tého přenosového bloku (7.1 až 7.n), zatímco čtvrtý výstup (4.7) ovládacího a kontrolního bloku (4) je spojen se všemi prvními vstupy (6.1.1 až 6.n.1) prvního až n-tého výstupního bloku (6.1 až 6.n) a součas'ně se všemi druhými vstupy (7.1.2 až 7.n.2) prvního až n-tého přenosového bloku (7.1 až 7.n) a pátý výstup (4.8) ovládacího a kontrolního bloku (4) je spojen se všemi druhými vstupy (6.1.2 až 6.n.2) prvního až n-tého výstupního bloku (6.1 až6.n), kdežto šestý výstup (4.9) ovládacího a kontrolního bloku (4) jo spojen se všemi třetími vstupy (7.1.3 až 7.n 3) prvního až n-tého přenosového bloku (7.1 až 7.n) a první datový výstup (4.A1) ovládacího a kontrolního bloku (4) je spojen se všemi prvními datovými výstupy (5.1-AI až 5.n.A1) prvního až n-tého vstupního bloku (5.1 až 5.n) a dále se všemi prvními datovými vstupy (6.1.V1 až 6.n.Vn) prvního až n-tého výstupního bloku (6.1 až 6.n) a se všemi prvními obousměrnými vstupy (7.1.A1 až 7.n.A1) prvního až n-tého přenosového bloku (7.1 až 7.n), zatímco n-tý datový výstup (4.An) ovládacího a kontrolního bloku (4) je spojen se všemi n-týai datovými výstupy (5.1.An až 5.n.An) prvního až n-tého vstupního bloku (5.1 až249 628
- 5. n), dále se všemi n-tými datovými vstupy (6.1.Vn až 6.n.Vn) prvního až n-tého výstupního bloku (6.1 až 6.n) a se všemi n-tými obousměrnými vstupy (7.1.An až 7.n.An) prvního až n-tého přenosového bloku (7.1 až 7.n) kdežto první adresový výstup (4.11) prvního stupně ovládacího a kontrolního bloku (4) je spo jen s druhým vstupem (5.1.2) prvního vstupního bloku (5.1) a n-tý adresový výstup (4.1n) prvního stupně ovládacího a kontrolního bloku (4) je spojen s druhým vstupem (5.n.2) n-tého vstupního bloku (5·η), zatímco první adresový výstup (4.01) druhého stupně ovládacího a kontrolního bloku (4) je spojen se třetím vstupem (6.1.3) prvního výstupního bloku (6.1) a n-tý adresový výstup (4.On) druhého stupně ovládacího a kontrol ního bloku (4) je spojen se třetím vstupem (6.n.3) n-tého výstupního bloku (6.n), první adresový výstup (4.S1) třetího stupně ovládacího a kontrolního bloku (4) je spojen se čtvrtým vstupem (7.1*4) prvního přenosového bloku (7.1) a n-tý adresový výstup (4.Sn) třetího stupně ovládacího a kontrolního bloku (4) je spojen se čtvrtým vstupem (7.n.4) n-tého přenosového bloku (7.n), přičemž první až n-tý datový vstup (5,1.V1 až 5.1.Vn) prvního vstupního bloku(5.1) je spojen s prvním až n-tý® vnějším vstupem (VI.1 až VI.n) prvního vstupního bloku (5.1) a první až n-tý datový vstup (5.n.V1 až 5.n.Vn) n-tého vstupního bloku (5.n) je spojen s prvním až n-tým vnějěím vstupem (Vn.1 až Vn.n) n-tého vstupního bloku (5.n), kdežto první datový výstup (6.1.K1 až 6.1.Kh) prvního výstupního bloku (6.1) je spojen s prvním vnějěím výstupem (K1.1 až K1.n) prvního výstupního bloku (6.1) a první až n-tý datový vstup (6.n.K1 až
- 6, n.Kn) n-tého výstupního bloku (6.n) je spojen s prvním až n-tým vnějěím výstupem (Kn.1 až Kn.n) n-tého výstupního bloku (6.n), zatímco Šestý vstup (7.1.6) prvního přenosového bloku (7.1) je spojen s vnějěím vstupem (SI.1) prvního přepisového bloku (7.1), jehož druhý výstup (7.1.8) je spojen s vnějěím výstupem (S0.1) prvního přenosového bloku (7.1) a šestý vstup (7.n.6) n-tého přenosového bloku (7·η) je spojen s vnějším vstupem (Sl.n) n-tého přenosového -bl-okp—(-7r jahnž d-rnhý výstup (7.n.8) je spojen s vnějjSrái gý£tuf)em XSO.n) n^tého ^přenosového bloku (7.n).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS826084A CS249628B1 (cs) | 1984-10-31 | 1984-10-31 | Řídící jednotka logických binárních funkci, zejména důlních automatik |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS826084A CS249628B1 (cs) | 1984-10-31 | 1984-10-31 | Řídící jednotka logických binárních funkci, zejména důlních automatik |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS249628B1 true CS249628B1 (cs) | 1987-04-16 |
Family
ID=5432954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS826084A CS249628B1 (cs) | 1984-10-31 | 1984-10-31 | Řídící jednotka logických binárních funkci, zejména důlních automatik |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS249628B1 (cs) |
-
1984
- 1984-10-31 CS CS826084A patent/CS249628B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382156B2 (en) | Method and apparatus for universal program controlled bus architecture | |
| US4567385A (en) | Power switched logic gates | |
| US5317210A (en) | I/O cell for programmable logic device providing latched, unlatched, and fast inputs | |
| US6339806B1 (en) | Primary bus to secondary bus multiplexing for I2C and other serial buses | |
| US20150121119A1 (en) | Plural circuit selection using role reversing control inputs | |
| EP0356538A1 (en) | Arrangement in data processing system for system initialization and reset | |
| JP2001526866A (ja) | インタリーブされた入力回路を備えるプログラマブル論理装置のための冗長回路 | |
| CS249628B1 (cs) | Řídící jednotka logických binárních funkci, zejména důlních automatik | |
| EP0190697A2 (en) | System for interconnecting sensor and actuating devices | |
| US5034966A (en) | Redundant and fault tolerant communication link | |
| US6633179B1 (en) | Bidirectional signal control circuit | |
| US4985649A (en) | Connection network for the adjustable connection of a PLA | |
| US4041465A (en) | Scanner-distributor apparatus for matrix system | |
| KR100385231B1 (ko) | 버스 시스템 | |
| US5936425A (en) | Tri-statable input/output circuitry for programmable logic | |
| SU1709329A1 (ru) | Устройство сопр жени однородной вычислительной системы | |
| EP0929042B1 (en) | Bus controller in a data processor | |
| CN111324079A (zh) | 一种中压电源控制装置 | |
| KR910000875B1 (ko) | 프로그램어블 로직콘트롤러에서 입출력 모듈의 번지지정이 필요없는 직렬 데이타 전송방법 및 장치 | |
| KR0122456B1 (ko) | 핫 백업(HBU : Hot Back Up)장치의 모-드 검출방법 | |
| US6661812B1 (en) | Bidirectional bus for use as an interconnect routing resource | |
| KR910008822Y1 (ko) | 출력 접점만을 위한 증설용 프로그래머블 로직 컨트롤러 | |
| US6559674B2 (en) | Variable function information processor | |
| CS212354B1 (cs) | Dvousběrnicový, modulární, logický systém | |
| CS222798B1 (cs) | Zapojení logického bloku pro řízení vyhodnocovacích obvodů prvků logické struktury automatu |