CS248844B1 - Zapojení pro tvarování periodického průběhu napětí - Google Patents

Abstract

Řešení se týká zapojení pro tvarování periodického průběhu napětí zejména pro zařízení s centrálním taktovaeím generátorem,, u nichž požadujeme jiný průběh výstupního napětí než obdélníkový. Ze základního generátoru se přivádí napětí obdélníkového průběhu. Napětí na posuvném kontaktu děliče napájí integrační odpory. Podle adresy je jeden z těchto odporu propojen multiplexorem na intervující vstup operačního zesilovače pracujícího jako integrátor. Výstupní napětí je po částech spojité. Sklon jednotlivých úseků je dán volbou integračního odporu. Amplitudu výstupního napětí určuje velí- - kost vstupního napětí, která ovlivňuje shodně všechny úseky výstupního průběhu. Zapojení lze použít jaro tvarování libovolných spojitých průběhů napětí synchron-, nich se základním generátorem.

Description

Vynález se týká zapojéní pro tvarování periodického průběhu napětí zejména pro zařízení s centrálním taktovacím generátorem, u nichž požadujeme jiný průběh výstupního napětí než obdélníkový.

Jsou známa zapojení pro tvarování výstupního napětí pomocí diodových spínačů ve zpětné vazbě operačního zesilovače. Pro tento tvarováč je však třeba vstupní napětí trojúhelníkového tvaru s přesnou a konstantní amplitudou, protože jednotlivé diodové spínače jsou ovládány okamžitou úrovní vstupního napětí.

Toto zapojení neumožňuje činnost synchronní s centrálním taktovacím generátorem, protože trojúhelníkový průběh, získaný integrací základního obdélníkového průběhu z generátoru, má amplitudu přímo úměrnou opakovači periodě generátoru.

Jiné známé zapojení s požadovaným průběhem zadaným digitálně v paměti neumožňuje tvarovat spojitý průběh napětí. Jednotlivé vzorky jsou vybírány z paměti synchronně s generátorem a pomocí digitálně analogového převodníku převáděny na výstupní napětí, které má průběh schodovitý. Navíc je zapojení obvodově velmi složité.

Učelsm vynálezu je odstranit uvedené nevýhody. Podle podstaty vynálezu ss toho dosahuje tím, že ke vstupní svorce je připojen čítač, připojený svými výstupy jednak na obvod kombinační nebo sekvenční logiky, jednak na adresovací vstupy analogového multiplsxoru, jehož výstup je připojen na invertující vstup zesilovače, jehož neinvertující vstup je připojen na střední svorku zdroje,

248 844 a jehož výstup, tvořící výstupní svorku, je připojen přes první kondenzátor na invertující vstup a přes první odpor a druhý odpor rovněž na invertující vstup zesilovače. Společný bod prvního a druhého odporu je připojen přes druhý kondenzátor na středili svorku zdroje. Výatup obvodu kombinační nebo sekvenční logiky je přes odporový dělič připojen na střední svorku zdroje. Jezdec děliče je připojen na vstupy paralelně zapojených integračních odporů, jejichž výstupy jsou připojeny na vstupy analogového multiplexoru.

Zapojení podle vynálezu umožňuje jednoduchým způsobem generovat libovolný spojitý průběh napětí synchronizovaný generátorem. Výsledný průběh není zkreslen při změně vstupního napětí. Zapojení umožňuje bez dalších zesilovacích stupňů měnit výstupní amplitudu napětí.

Příklad zapojení pro tvarování periodického průběhu podle vynálezu je dále popsán pomocí výkresu. Ke vstupní svorce A je připojen čítač 1. Jeho výstupy jsou připojeny na obvod 2 kombinační nebo sekvenční logiky a na adresovací vstupy multiplexoru 2.· Výstup multiplexoru 5 je připojen na invertující vstup zesilovače 6, jehož neinvertující vstup je připojen na střední svorku S zdroje. Výstup zesilovače 6 tvoří výstupní svorku B a je připojen přes první kondenzátor 2 ^na invertující vstup zesilovače 6_ a současně přes první a druhý odpor 8, £ rovněž na invertující vstup zesilovače 6. Společný bod prvního a druhého odporu 8, 9 je přes druhý kondenzátor 10 připojen na střední svorku S zdroje. Výstup obvodu 2 kombinační nebo sekvenční logiky je přes odporový dělič 2 připojen na střední svorku S zdroje. Posuvný kontakt děliče 2 je připojen na vstupy integračních odporu 4a, 4b, až 4n, jejichž výstupy jsou po jednom připojeny na vstupy analogového multiplexoru 5.·

Ze základního generátoru je přivedeno napětí obdélníkového průběhu na vstupní svorku A. Čítač 1 adresuje analogový multiplexor 2 jeho adresovacími vstupy. Obvod 2 kombinační nebo sekvenční logiky generuje na svém výstupu napětí potřebné polarity na základě stavu čítače 1, případně na základě časového sledu výstupů čítače 1. Toto napětí je možno upravit děličem J. Napětí na posuvném kontaktu děliče 2 napájí integrační odpory 4a až 4n. Podle adresy je jeden z integračních odporů propojen multiplexorem 2 ^na invertující vstup operačního zesilovače 6 zapojeného

- 3 248 844 jako integrátor. První kondenzátor £ zapojený z invertujícího vstupu na výstup operačního zesilovače 6 určuje integrační konstantu a tedy i amplitudu výstupního napětí na výstupní svorce B. PomoGný integrační článek složený z odporu prvního 8 a druhého kondenzátoru 10 má časovou konstantu-několikrát větší než perioda výstupního napětí. Na druhém kondenzátoru 10 je udržováno napětí určené střední hodnotou výstupního napětí. Tato střední hodnota je pomocí druhého odporu £ zapojeného na invertující vstup operačního zesilovače 6 udržována na nulové úrovni. Velikost vstupního napětí určuje amplitudu výstupního napětí a protože ovlivňuje shodně všechny úseky průběhu, lze jeho změnou výhodně ovládat celý výstupní průběh. Výstupní napětí na výstupní svorce B je po částech spojité. Sklon jednotlivých úseků je dán volbou integračního odporu 4a až 4n.Výstupní napětí je odebíráno z místa s nízkou výstupní impedancí, čímž je usnadněno použití zapojení v následných obvodech.

Zapojení podle vynálezu je snadno realizovatelné, vystačí s malým počtem přesných odporů. Lze ho použít pro tvarování libovolných spojitých průběhů napětí synchronních se základním generátorem.

Claims (1)

1. PŘEDMĚT VYNÁLEZU 248 844

   Zapojení pro tvarování periodického průběhu napětí zejména pro zařízení se základním taktovacím generátorem,vyznačené tím, že ke vstupní svorce (A) je připojen čítač (1), připojený svými výstupy jednak na obvod (2) kombinační nebo sekvenční logiky, jednak na adresovací vstupy analogového multiplexoru (5), jehož výstup je připojen na invertující vstup zesilovače (6), jehož neinvertující vstup je připojen na střední svorku (S) zdroje a jehož výstup, tvořící výstupní svorku (B), je připojen přes první kondenzátor (7) na invertující vstup zesilovače (6) a přes první odpor (8) a druhý odpor (9) rovněž na invertující vstup zesilovače (6), přičemž společný bod prvního a druhého odporu (8,9) je připojen přes druhý kondenzátor (10) na střední svorku (S) zdroje, k níž je připojen výstup oovodu (2) kombinační nebo sekvenční logiky přes odporový dělič (3), přičemž posuvný kontakt odporového děliče (3) je připojen na vstupy integračních odporů (4a, 4b,...4n), jejichž výstupy jsou po jednom připojeny na vstupy analogového multiplexoru (5).