CS248487B1

CS248487B1 - Stabilized voltage regulator's output stage connection

Info

Publication number: CS248487B1
Application number: CS816384A
Authority: CS
Inventors: Stanislav Vajs
Original assignee: Stanislav Vajs
Priority date: 1984-10-26
Filing date: 1984-10-26
Publication date: 1987-02-12

Description

Vynález sa týká zapojenia výkonového stupňa regulátora stabilizovaného napatia, napr. trojpásmového regulátora stabilizovaného napatia opatřeného regulátorom, stabilizačnými prvkami, spínacími prvkami a odpormi.The invention relates to the connection of a power stage of a stabilized voltage regulator, e.g. a three-band stabilized voltage regulator provided with a regulator, stabilizing elements, switching elements and resistors.

V doposiat známých zopajeniach výkonových stupňov regulátorov stabilizovaného napatia, v ktorých je použitá kombinácia monolitického regulátora, napr. typu MAA 723, stabilizačných prvkov, spínacích prvkov a odporov, sa používá vo výkonovom stupni sériového stabilizačného tranzistora, které je nevýhodné pre svoju nízku energetická účinnost a ktorú je sice možné zvačšiť použitím tyristorovej predregulácie, ale za cenu zvačšenej obvodovej zložitosti. Pri použití týchto klasických stabilizovaných zdrojov napatia s pravoúhlou výstupnou volt-ampérovou charakteristikou je velkost stabilizovaného napatia a odporu záťaže obmedzená hodnotou dovoleného napatia medzi kolektorom a emitorom dostupného stabilizačného tranzistora a jeho maximálnou kolektorovou stratou.In prior art connection of power stages of stabilized voltage regulators in which a combination of a monolithic regulator, e.g. Type MAA 723, stabilizing elements, switching elements and resistors is used in the power stage of a series stabilization transistor, which is disadvantageous for its low energy efficiency and which can be increased by using thyristor pre-regulation but at the expense of increased circuit complexity. Using these conventional stabilized voltage sources with a rectangular output volt-ampere characteristic, the magnitude of the stabilized voltage and load resistance is limited by the value of the permissible voltage between the collector and emitter of the available stabilizing transistor and its maximum collector loss.

Pri použití doteraz známého viac pásmového výkonového stupňa regulátora stabilizovaného napatia, je nevýhodou obvodová komplikovanost napájania báz stabilizačných tranzistorov zapojených v sérii, ktorá rýchle narastá s pribúdajúcim počtom stupňov.Using the previously known multi-band power stage of the stabilized voltage regulator, the disadvantage is the peripheral complexity of supplying the bases of the stabilizing transistors connected in series, which rapidly increases as the number of stages increases.

Pri použití spínaných zdrojov je nevýhodou taktiež pomalšia reakcia na dynamické změny, vačšia obvodová zložitosť, možnost vzniku nadprúdu pri skrate na výstupe a taktiež rušivé zložky na výstupe, ktoré sa nedajú úplné potlačit ani pri dobrej filtrácii.The use of switching power supplies also has the disadvantage of slower response to dynamic changes, greater circumferential complexity, the possibility of overcurrent at the output short-circuit and also disturbing components at the output, which cannot be completely suppressed even with good filtration.

Vynález si kladie za úlohu vytvořit jednoduchšie zapojenie výkonového stupňa regulátora stabilizovaného napatia, ktoré umožní odstranit uvedené nevýhody.SUMMARY OF THE INVENTION It is an object of the invention to provide a simpler connection of the power stage of the stabilized voltage regulator, which makes it possible to overcome the disadvantages mentioned.

Vytýčená úloha je riešená zapojením podlá vynálezu, ktorého podstata spočívá v tom, že anoda prvej stabilizačnej diódy je připojená k zápornému napájaciemu vstupu regulátora, ktorého vstup je připojený k báze prvého stabilizačného tranzistora, ktorého emitor je spojený s obmedzovacím vstupom regulátora, zatiat čo kladný napájací vstup regulátora je spojený s kladným polom samostatného napájacieho zdroja a regulačný vstup regulátora je vez regulačný odpor připojený k zápornému pólu prvého napájacieho zdroja.The object of the present invention is that the anode of the first stabilizing diode is connected to the negative power input of the controller, the input of which is connected to the base of the first stabilizing transistor whose emitter is connected to the limiting input of the controller, while the positive the regulator input is coupled to the positive field of a separate power supply and the regulator input is a control resistor connected to the negative pole of the first power supply.

Hlavná výhoda zapojenia podta vynálezu spočívá v tom, že v dosledku zjednodušeného napájania báz stabilizačných tranzistoroví řáděných do série, vzniká možnost l'ubo248487 vol'ne zvyšovat počet napájacích stupňov, pričom vzniknuté zapojenie je ako celok obvodovo jednoduché.The main advantage of the circuitry according to the invention is that due to the simplified series feeding of the stabilizing transistor bases, there is the possibility of increasing the number of power stages freely, the circuitry as a whole being circumferentially simple.

Zapojenie podlá vynálezu okrem toho umožňuje dosahovat kolenovú aj pravoúhlá volt-ampérovú charakteristiku bez nebezpečna deštrukcie stabilizačných tranzistorov, vyššiu účinnost oproti klasickým doposial známým riešeniam, lepších dynamických vlastností stabilizovaného zdroja a vačších prakticky neobmedzených dynamických zmien odporu záťaže. Može pracovat s l'ubovotne velkým výkonom bez napatového obmedzenia, nepotřebuje komplikované ochrany a nevzniká u něho nebezpečie nadprúdu.In addition, the circuitry of the present invention allows to achieve knee and rectangular volt-ampere characteristics without the dangerous destruction of stabilizing transistors, higher efficiency over conventional prior art solutions, better dynamic properties of the stabilized power supply, and more practically unlimited dynamic load resistance changes. It can be operated with high power output without voltage limitation, it does not need complicated protection and there is no danger of overcurrent.

V ďalšom je vynález podrobnejšie vysvětlený na příklade prevedenia v spojení s výkresovou častou.In the following, the invention is explained in more detail by way of example with reference to the drawing.

Na pripojenom výkrese je schématicky znázorněný přiklad zapojenia podlá vynálezu.The accompanying drawing shows schematically an exemplary circuit according to the invention.

Ako je z připojeného výkresu zřejmé, je zapojenie podlá vynálezu tvořené troma stupňami, napájenými z troch zdrojov napatí, zapojených do série a somostatným zdrojom napatia, ktorým je zabezpečené napájanie regulátora 21 a stabilizačných diod. Kladný pól 16 samostatného napájacieho zdroja 20 je spojený s kladnjm polom regulátora 24 a cez pracovný odpor 9, druhá stabilizační! diodu 7 a prvú stabilizačnú diodu spojený so záporným polom 15 samostatného napájacieho zdroja 10, ku ktorému je liež připojený záporný napájací vstup regulátora 23. Katoda druhej stabilizačnej diódy je připojená k báze tretieho stabilizačného npn tranzistora 3, ktorého kolektor je spojený s kladným polom 14. tretieho napájacieho zdroja 19. Emitor tretieho stabiiizačného npn tranzistora 3 je spojený s katodou druhej vypínacej diódy 5, ktorej anoda je spojená s druhým přípojným bodom 4, ku ktorému sú zároveň připojené záporný pól tretieho napájacieho zdroja 19 a kladný pól druhého zdroja 18. Katoda prvej stabilizačnej diódy 6 je spojená jednak s anodou druhej stabilizačnej diódy 7 a jednak s bázou druhého stabilizačného npn tranzistora 2, ktorého kolektor je spojený s emitorom tretieho stabilizačného npn tranzistora 3. Emitor druhého stabilizačného npn tranzistora 2 je spojený s katodou prvej vypínacej diódy 4, ktorej anóda je spojená přípojným bodom 12, ku ktorému sú zároveň připojené záporný pól druhého napájacieho zdroja 18 a kladný pól prvého napájacieho zdroja 17. Regulačný výstup regulátora 25 je spojený s bázou prvého stabilizačného npn tranzistora 1, ktorého kolektor je spojený s emitorom druhého stabilzačného npn tranzistora 2. Emitor prvého stabilizačného npn tranzistora 1 je spojený s obmedzovacím vstupom regulátora 26, ďalej je cez stabilizačný odpor 8 spojený jednak so záporným polom 15 samostatného napájacieho zdroja 20 a jednak s prvým vývodom zaťažovacieho odporu 10, ktorého druhý vývod je spojený so vztažným napájacím bodom 11, ku ktorému sá zároň připojené záporný pól prvého napájacieho zdroja 11 a jeden koniec regulačného odporu 27. Druhý koniec regulačného odporu 27 je spojený s regulačným vstupom regulátora 22. Anoda prvej stabilizačnej diódy 6 je spojená so záporným polom 15 samostatného napájacieho zdroja 2D.As will be apparent from the accompanying drawing, the circuitry of the present invention is comprised of three stages powered from three series power supplies connected in series and a separate power supply to provide power to the controller 21 and the stabilizing diodes. The positive pole 16 of the separate power supply 20 is connected to the positive field of the regulator 24 and via a working resistor 9, the second stabilizing! diode 7 and a first stabilizing diode connected to the negative field 15 of a separate power supply 10 to which the negative power input of the controller 23 is connected. The cathode of the second stabilizing diode is connected to the base of the third stabilizing npn transistor 3 whose collector is connected to the positive field 14. The emitter of the third stabilizing npn transistor 3 is connected to the cathode of the second tripping diode 5, the anode of which is connected to the second connection point 4, to which the negative pole of the third supply 19 and the positive pole of the second source 18 are connected. the stabilizing diode 6 is connected to the anode of the second stabilizing diode 7 and to the base of the second stabilizing npn transistor 2, the collector of which is connected to the emitter of the third stabilizing npn transistor 3. The emitter of the second stabilizing npn transistor 2 is connected to the cathode of the first tripping diode 4 the anode is connected by a connection point 12 to which the negative pole of the second power supply 18 and the positive pole of the first power supply 17 are connected at the same time. The control output of the regulator 25 is connected to the base of the first stabilizing npn transistor 1. 2. The emitter of the first stabilizing npn transistor 1 is connected to the limiting input of the regulator 26, further connected via the stabilizing resistor 8 to the negative field 15 of the separate power supply 20 and to the first terminal of the load resistor 10, the second terminal being connected to the reference supply point 11, to which the negative pole of the first power supply 11 and one end of the control resistor 27 are connected at the same time. The other end of the control resistor 27 is connected to the control input of the regulator 22. The anode of the first stabilizing diode 6 is connected to the negative field Jaci source 2D.

Činnost popísaného zapojenia spočívá v tom, že napatie na zaťažovacom odpore 13 je priamo úměrné nastavenej hodnotě regulačného odporu 27 a stabilizované cez regulačný vstup regulátora 22, regulačný výstup regulátora 25 a prvý stabilizačný npn tranzistor 1 regulátorom 21. Prúd tečúci zaťažovacím odporom 10 je priamo úměrný úbytku napatia vytvořenému na stabilizačnom odpore 8, ktorým je spatné ovládaný obmedzovací vstup regulátora 26. Prostredníctvom kaskády tvorenej prvou stabilizačnou diodou 6 a druhou stabilizačnou diodou 7 je napatie na bázach druhého stabilizačného npn tranzistora 2 a tretieho stabilizačného npn tranzistora 3 taktiež priamo úměrné nastavenému napátiu na zaťažovacom odpore 10. V případe, že napatie nastavené na zaťažovacom odpore 10 je menšle ako napátie v prvom prípojnom bcde 12, je druhý stabilizačný npn tranzistor 2 aj třetí stabilizačný npn tranzistor 3 uzavretý, nakolko napatia na emitoroch druhého stabilizačného npn tranzistora 2 a tretieho stabilizačného npn tranzistora 3 sú prostrednictvom prvej vypínacej diády 4 a druhej vypínacej diódy 5 přibližné rovné potenciálu prvého přípojného bodu 12 a druhého přípojného bodu 13, sú přechody n-p, emitor — báza, druhého stabilizačného npn tranzistora 2 a tretieho stabilizačného npn tranzistora 3 polarizované v závernom smere. Naproti tomu je prvý stabilizačný npn tranzistor 1 kladným napátím na báze z regulačného výstupu regulátora 25 otvorený a energia do za'ažovacieho odporu 10 je v tomto případe dodávaná z kladného pólu prvého napájacieho zdroja 17 cez otvorenú prvú vypínaciu diodu 4, prvý stabilizačný npn tranzistor 1 a stabilizačný odpor 8.The operation of the described circuit is that the voltage at the load resistor 13 is directly proportional to the set value of the control resistor 27 and stabilized via the control input of the regulator 22, the control output of the regulator 25 and the first stabilizing npn transistor 1 by the regulator 21. The voltage drop created on the stabilizing resistor 8, which is the poorly controlled limiting input of the regulator 26. Through the cascade formed by the first stabilizing diode 6 and the second stabilizing diode 7, the base voltage of the second stabilizing npn transistor 2 and the third stabilizing npn transistor 3 is directly proportional to the set voltage. In the case where the voltage set at the load resistor 10 is less than the voltage at the first terminal 12, the second stabilizing npn transistor 2 and the third stabilizing npn transistor 3 are closed, since the voltage at the the emitters of the second stabilizing npn transistor 2 and the third stabilizing npn transistor 3 are approximately equal to the potentials of the first connection point 12 and the second connection point 13 by means of the first tripping diode 4 and the second tripping diode 5; of the third stabilizing npn transistor 3 polarized in the reverse direction. In contrast, the first stabilizing npn transistor 1 is open at a positive voltage based on the control output of the controller 25 and the power to the load resistor 10 is in this case supplied from the positive pole of the first power supply 17 via the open first trip diode 4. and stabilizing resistance.

Akonáhle sa začne regulačným odporom 27 zvačšovať napatie na zaťažovacom odpore 10, rastie aj napátie na bázach druhého stabilizačného npn tranzistora 2 a tretieho stabilizačného npn tranzistora 3. V případe, že napatie na báze druhého stabilizačného npn tranzistora 2 bude kladnejšie než na jeho emitore, začne sa druhý stabilizačný npn tranzistor 2 otvárať. Prvá vypínacia dioda 4 je polarizovaná v závernom smere a je teda uzavretá. Energia do zaťažovacieho odporu 10 je v tomto případe dodávaná z kladného pólu druhého napájacieho zdroja 18, cez otvorenú druhu vypínaciu diódu 5, druhý stabilizačný npn tranzistor 2, úplné otvorený prvý stabilizačný npn tranzistor 1 a stabilizačný odpor 8. Dalším zvačšovanímAs the voltage across the load resistor 10 begins to increase with the control resistor 27, the base voltage of the second stabilizing npn transistor 2 and the third stabilizing npn transistor 3 increases as well. If the voltage based on the second stabilizing npn transistor 2 becomes more positive than on its emitter with the second stabilizing npn transistor 2 open. The first trip diode 4 is polarized in the reverse direction and is thus closed. The power to the load resistor 10 is in this case supplied from the positive pole of the second power supply 18, via an open type tripping diode 5, a second stabilizing npn transistor 2, a fully open first stabilizing npn transistor 1 and a stabilizing resistor 8. Further magnification

48 4 5 napatia na zaťažovacom odpore 10 regulačným odporom 27 sa dosiahne stav, keď prvý stabilizačný npn tranzistor 1 a druhý stabilizačný npn tranzistor 2 sú úplné otvorené a začne sa kladným napatím na báze otvárat třetí stabilizačný npn tranzistor 3. Druhá vypínacia dioda 5 sa uzavrie a energia je do zaťažovacieho odporu 10 dodávaná z kladného pólu 14 tretieho napájacieho zdroja 19, cez kaskádu tvořenu třetím stabilizačným npn tranzistorom 3, druhým stabilizačným npn tranzistorom 2 a prvým stabilizačným npn tranzistorom 1, cez stabilizačný odpor 8. Akonáhle sa v tomto stave hodnota zaťažovacieho odporu 10 skokom změní napr. na nulu, druhý stabilizačný npn tranzistor 2 a třetí stabilizačný npn tranzistor 3 sa okamžité uzavru vplyvom záporného predpatia na bázach proti emitorom a energia je dodávaná z kladného pólu prvého napájacieho zdroja 17 cez otvorenú prvú vypínaciu diódu 4, pričom’ prúd tečúci zaťažovacím odporom 10 sa obmedzí prvým stabilizačným npn tranzistorom 1 na hodnotu nastvenú ohmedzovacím vstupom regulátora 28.48 4 5 the voltage at the load resistor 10 by the control resistor 27 is reached when the first stabilizing npn transistor 1 and the second stabilizing npn transistor 2 are fully open and the third stabilizing npn transistor 3 starts to open with a positive voltage. and the energy is supplied to the load resistor 10 from the positive pole 14 of the third power supply 19, through a cascade consisting of a third stabilizing npn transistor 3, a second stabilizing npn transistor 2 and a first stabilizing npn transistor 1, via a stabilizing resistor 8. the resistance 10 changes abruptly e.g. to zero, the second stabilizing npn transistor 2 and the third stabilizing npn transistor 3 are immediately closed due to a negative bias on the bases against the emitters and power is supplied from the positive pole of the first power supply 17 via the open first tripping diode 4. limit the first stabilizing npn transistor 1 to the value set by the limiting input of the regulator 28.

Zapojenie podlá vynálezu je možné využit najma pri konstrukci! regulovatelných stabilizovaných zdrojov napatia s obvodovo jednoducho zapojenými výkonovými stupňaini, u ktorých právě v důsledku tejto jednoduchosti odpadne rad nevýhod, sprevádzajúcich doposia! známe riešenia.The connection according to the invention can be used in particular in the construction! Adjustable stabilized voltage sources with simply connected power stages, which, due to this simplicity, eliminates a number of drawbacks accompanying hitherto! known solutions.

Claims

Connection of the power stage of the stabilized power supply regulator, for example for a three-stage stabilized power supply, in which the positive pole of a separate power supply is connected via a working resistor to the cathode of the second stabilization diode and base of a third stabilization npn transistor whose collector is connected to the positive field of the third power supply and whose emitter is connected to the collector of the second stabilizing npn transistor and through a second trip diode with the negative field of the third power supply and the positive field of the second power supply, the emitter of the second stabilizing npn transistor whose base is connected to the anode of the second stabilizing diode and the cathode of the first stabilizing] diode, it is connected to the collector of the first stabilizing npn transistor and through the first

YNALEZU of the second power supply and the positive field of the first power supply, the negative pole of which is connected via a load resistor to the negative pole of the separate power supply and to the first stabilization resistance terminal, the second terminal of which is connected to the emitter of the first stabilizing npn transistor; the diode (6) is connected to the negative power input (23) of the controller (21), the output (25) of which is connected to the base of the first stabilizing npn transistor (1j whose emitter is coupled to the limiting input (26) of the controller (21) wherein the positive power input (24) of the controller (21) is coupled to the positive field of the separate power supply (20) and the control input (22) of the controller (21) is connected to the negative pole of the first power supply (17) via the control resistor (27).