CS248487B1 - Zapojenie výkopového stupňa regulátora stabilizovaného napatia - Google Patents

Description

Vynález sa týká zapojenia výkonového stupňa regulátora stabilizovaného napatia, napr. trojpásmového regulátora stabilizovaného napatia opatřeného regulátorom, stabilizačnými prvkami, spínacími prvkami a odpormi.

V doposiat známých zopajeniach výkonových stupňov regulátorov stabilizovaného napatia, v ktorých je použitá kombinácia monolitického regulátora, napr. typu MAA 723, stabilizačných prvkov, spínacích prvkov a odporov, sa používá vo výkonovom stupni sériového stabilizačného tranzistora, které je nevýhodné pre svoju nízku energetická účinnost a ktorú je sice možné zvačšiť použitím tyristorovej predregulácie, ale za cenu zvačšenej obvodovej zložitosti. Pri použití týchto klasických stabilizovaných zdrojov napatia s pravoúhlou výstupnou volt-ampérovou charakteristikou je velkost stabilizovaného napatia a odporu záťaže obmedzená hodnotou dovoleného napatia medzi kolektorom a emitorom dostupného stabilizačného tranzistora a jeho maximálnou kolektorovou stratou.

Pri použití doteraz známého viac pásmového výkonového stupňa regulátora stabilizovaného napatia, je nevýhodou obvodová komplikovanost napájania báz stabilizačných tranzistorov zapojených v sérii, ktorá rýchle narastá s pribúdajúcim počtom stupňov.

Pri použití spínaných zdrojov je nevýhodou taktiež pomalšia reakcia na dynamické změny, vačšia obvodová zložitosť, možnost vzniku nadprúdu pri skrate na výstupe a taktiež rušivé zložky na výstupe, ktoré sa nedajú úplné potlačit ani pri dobrej filtrácii.

Vynález si kladie za úlohu vytvořit jednoduchšie zapojenie výkonového stupňa regulátora stabilizovaného napatia, ktoré umožní odstranit uvedené nevýhody.

Vytýčená úloha je riešená zapojením podlá vynálezu, ktorého podstata spočívá v tom, že anoda prvej stabilizačnej diódy je připojená k zápornému napájaciemu vstupu regulátora, ktorého vstup je připojený k báze prvého stabilizačného tranzistora, ktorého emitor je spojený s obmedzovacím vstupom regulátora, zatiat čo kladný napájací vstup regulátora je spojený s kladným polom samostatného napájacieho zdroja a regulačný vstup regulátora je vez regulačný odpor připojený k zápornému pólu prvého napájacieho zdroja.

Hlavná výhoda zapojenia podta vynálezu spočívá v tom, že v dosledku zjednodušeného napájania báz stabilizačných tranzistoroví řáděných do série, vzniká možnost l'ubo248487 vol'ne zvyšovat počet napájacích stupňov, pričom vzniknuté zapojenie je ako celok obvodovo jednoduché.

Zapojenie podlá vynálezu okrem toho umožňuje dosahovat kolenovú aj pravoúhlá volt-ampérovú charakteristiku bez nebezpečna deštrukcie stabilizačných tranzistorov, vyššiu účinnost oproti klasickým doposial známým riešeniam, lepších dynamických vlastností stabilizovaného zdroja a vačších prakticky neobmedzených dynamických zmien odporu záťaže. Može pracovat s l'ubovotne velkým výkonom bez napatového obmedzenia, nepotřebuje komplikované ochrany a nevzniká u něho nebezpečie nadprúdu.

V ďalšom je vynález podrobnejšie vysvětlený na příklade prevedenia v spojení s výkresovou častou.

Na pripojenom výkrese je schématicky znázorněný přiklad zapojenia podlá vynálezu.

Ako je z připojeného výkresu zřejmé, je zapojenie podlá vynálezu tvořené troma stupňami, napájenými z troch zdrojov napatí, zapojených do série a somostatným zdrojom napatia, ktorým je zabezpečené napájanie regulátora 21 a stabilizačných diod. Kladný pól 16 samostatného napájacieho zdroja 20 je spojený s kladnjm polom regulátora 24 a cez pracovný odpor 9, druhá stabilizační! diodu 7 a prvú stabilizačnú diodu spojený so záporným polom 15 samostatného napájacieho zdroja 10, ku ktorému je liež připojený záporný napájací vstup regulátora 23. Katoda druhej stabilizačnej diódy je připojená k báze tretieho stabilizačného npn tranzistora 3, ktorého kolektor je spojený s kladným polom 14. tretieho napájacieho zdroja 19. Emitor tretieho stabiiizačného npn tranzistora 3 je spojený s katodou druhej vypínacej diódy 5, ktorej anoda je spojená s druhým přípojným bodom 4, ku ktorému sú zároveň připojené záporný pól tretieho napájacieho zdroja 19 a kladný pól druhého zdroja 18. Katoda prvej stabilizačnej diódy 6 je spojená jednak s anodou druhej stabilizačnej diódy 7 a jednak s bázou druhého stabilizačného npn tranzistora 2, ktorého kolektor je spojený s emitorom tretieho stabilizačného npn tranzistora 3. Emitor druhého stabilizačného npn tranzistora 2 je spojený s katodou prvej vypínacej diódy 4, ktorej anóda je spojená přípojným bodom 12, ku ktorému sú zároveň připojené záporný pól druhého napájacieho zdroja 18 a kladný pól prvého napájacieho zdroja 17. Regulačný výstup regulátora 25 je spojený s bázou prvého stabilizačného npn tranzistora 1, ktorého kolektor je spojený s emitorom druhého stabilzačného npn tranzistora 2. Emitor prvého stabilizačného npn tranzistora 1 je spojený s obmedzovacím vstupom regulátora 26, ďalej je cez stabilizačný odpor 8 spojený jednak so záporným polom 15 samostatného napájacieho zdroja 20 a jednak s prvým vývodom zaťažovacieho odporu 10, ktorého druhý vývod je spojený so vztažným napájacím bodom 11, ku ktorému sá zároň připojené záporný pól prvého napájacieho zdroja 11 a jeden koniec regulačného odporu 27. Druhý koniec regulačného odporu 27 je spojený s regulačným vstupom regulátora 22. Anoda prvej stabilizačnej diódy 6 je spojená so záporným polom 15 samostatného napájacieho zdroja 2D.

Činnost popísaného zapojenia spočívá v tom, že napatie na zaťažovacom odpore 13 je priamo úměrné nastavenej hodnotě regulačného odporu 27 a stabilizované cez regulačný vstup regulátora 22, regulačný výstup regulátora 25 a prvý stabilizačný npn tranzistor 1 regulátorom 21. Prúd tečúci zaťažovacím odporom 10 je priamo úměrný úbytku napatia vytvořenému na stabilizačnom odpore 8, ktorým je spatné ovládaný obmedzovací vstup regulátora 26. Prostredníctvom kaskády tvorenej prvou stabilizačnou diodou 6 a druhou stabilizačnou diodou 7 je napatie na bázach druhého stabilizačného npn tranzistora 2 a tretieho stabilizačného npn tranzistora 3 taktiež priamo úměrné nastavenému napátiu na zaťažovacom odpore 10. V případe, že napatie nastavené na zaťažovacom odpore 10 je menšle ako napátie v prvom prípojnom bcde 12, je druhý stabilizačný npn tranzistor 2 aj třetí stabilizačný npn tranzistor 3 uzavretý, nakolko napatia na emitoroch druhého stabilizačného npn tranzistora 2 a tretieho stabilizačného npn tranzistora 3 sú prostrednictvom prvej vypínacej diády 4 a druhej vypínacej diódy 5 přibližné rovné potenciálu prvého přípojného bodu 12 a druhého přípojného bodu 13, sú přechody n-p, emitor — báza, druhého stabilizačného npn tranzistora 2 a tretieho stabilizačného npn tranzistora 3 polarizované v závernom smere. Naproti tomu je prvý stabilizačný npn tranzistor 1 kladným napátím na báze z regulačného výstupu regulátora 25 otvorený a energia do za'ažovacieho odporu 10 je v tomto případe dodávaná z kladného pólu prvého napájacieho zdroja 17 cez otvorenú prvú vypínaciu diodu 4, prvý stabilizačný npn tranzistor 1 a stabilizačný odpor 8.

Akonáhle sa začne regulačným odporom 27 zvačšovať napatie na zaťažovacom odpore 10, rastie aj napátie na bázach druhého stabilizačného npn tranzistora 2 a tretieho stabilizačného npn tranzistora 3. V případe, že napatie na báze druhého stabilizačného npn tranzistora 2 bude kladnejšie než na jeho emitore, začne sa druhý stabilizačný npn tranzistor 2 otvárať. Prvá vypínacia dioda 4 je polarizovaná v závernom smere a je teda uzavretá. Energia do zaťažovacieho odporu 10 je v tomto případe dodávaná z kladného pólu druhého napájacieho zdroja 18, cez otvorenú druhu vypínaciu diódu 5, druhý stabilizačný npn tranzistor 2, úplné otvorený prvý stabilizačný npn tranzistor 1 a stabilizačný odpor 8. Dalším zvačšovaním

48 4 5 napatia na zaťažovacom odpore 10 regulačným odporom 27 sa dosiahne stav, keď prvý stabilizačný npn tranzistor 1 a druhý stabilizačný npn tranzistor 2 sú úplné otvorené a začne sa kladným napatím na báze otvárat třetí stabilizačný npn tranzistor 3. Druhá vypínacia dioda 5 sa uzavrie a energia je do zaťažovacieho odporu 10 dodávaná z kladného pólu 14 tretieho napájacieho zdroja 19, cez kaskádu tvořenu třetím stabilizačným npn tranzistorom 3, druhým stabilizačným npn tranzistorom 2 a prvým stabilizačným npn tranzistorom 1, cez stabilizačný odpor 8. Akonáhle sa v tomto stave hodnota zaťažovacieho odporu 10 skokom změní napr. na nulu, druhý stabilizačný npn tranzistor 2 a třetí stabilizačný npn tranzistor 3 sa okamžité uzavru vplyvom záporného predpatia na bázach proti emitorom a energia je dodávaná z kladného pólu prvého napájacieho zdroja 17 cez otvorenú prvú vypínaciu diódu 4, pričom’ prúd tečúci zaťažovacím odporom 10 sa obmedzí prvým stabilizačným npn tranzistorom 1 na hodnotu nastvenú ohmedzovacím vstupom regulátora 28.

Zapojenie podlá vynálezu je možné využit najma pri konstrukci! regulovatelných stabilizovaných zdrojov napatia s obvodovo jednoducho zapojenými výkonovými stupňaini, u ktorých právě v důsledku tejto jednoduchosti odpadne rad nevýhod, sprevádzajúcich doposia! známe riešenia.

Claims (1)

1. Zapojenie výkonového stupňa regulátora stabilizovaného zdroja napatia, například pre trojstupňový stabilizovaný zdroj napatia, v ktorom je kladný pól samostatného napájacieho zdroja připojený cez pracovný odpor ku katóde druhej stabilizačně] diody a k báze tretieho stabilizačného npn tranzistora, ktorého kolektor je spojený s kladným polom tretieho napájacieho zdroja a ktorého emitor je spojený s kolektorom druhého stabilizačného npn tranzistora a cez druhů vypínaciu diodu so záporným polom tretieho napájacieho zdroja a kladným polom druhého napájacieho zdroja, pričom emiíor druhého stabilizačného npn tranzistora, ktorého báza je připojená k anóde druhej stabilizačnej diody a katóde prvej stabilizačně] diody, je spojený s kolektorom prvého stabilizačného npn tranzistora a cez prvú vypínaciu diódu sa záporným polom

   YNALEZU druhého napájacieho zdroja a kladným polom prvého napájacieho zdroja, ktorého záporný pól je cez zaťažovací odpor připojený k zápornému pólu samostatného napájacieho zdroja a k prvému vývodu stabilizačného odporu, ktorého druhý vývod je připojený k emitoru prvého stabilizačného npn tranzistora, vyznačený tým, že anoda prvej stabilizačnej diódy (6] je připojená k zápornému napájaciemu vstupu (23) regulátora (21), ktorého výstup (25) je připojený k báze prvého stabilizačného npn tranzistora (íj, ktorého emitor je spojený s obmedzovacím vstupom (26) regulátora (21), zatial čo kladný napájací vstup (24) regulátora (21) je spojený s kladným polom samostatného napájacieho zdroja (20) a regulačný vstup (22) regulátora (21) je cez regulačný odpor (27) připojený k zápornému pólu prvého napájacieho zdroja (17).