CS248433B1

CS248433B1 - Zapojeni pro ovládáni a kontrolu logických binárních funkcí, zejmána pro řídicí jednotisy důlních automatik

Info

Publication number: CS248433B1
Application number: CS826384A
Authority: CS
Inventors: Frantisek Horacek; Oldrich Habada; Jiri Brejska; Jan Bugar
Original assignee: Frantisek Horacek; Oldrich Habada; Jiri Brejska; Jan Bugar
Priority date: 1984-10-31
Filing date: 1984-10-31
Publication date: 1987-02-12

Abstract

Zapojeni pro ovládáni a kontrolu loglckýoh binárních funkci je určeno zejmána pro řidloi důlní systémy. Jeho pomooi lze výhodným způsobem řešit vnitrní kontrolu řídloího systému se zabezpečením automatiky v případě závady základní řidloi funkce.Zajištuje ošetření správné funkce automatiky β příslušnou indikací a blokádou oelého systému v případě závady. Zapojení sestává z logických členů, přizpusobovaoíoh členů, napájecího členu, řldíoioh členů, adredovéno řidioího členu, dekódovacího členu, frekvenčního členu, zabezpečovacího členu, negačniob členů, resetovaciho členu, omezovacího členu, zesilovaoiho členu, indikačního členu a pracovního členu.

Description

Vynález řeší zapojení pro ovládání a kontrolu logických binárních funkcí, zejména pro řídící jednotky důlních automatik, sestávající z logických Členů, přizpůsobovacích členů, napájecího členu, řídících členů, adresového řídícího členu, dekódovacího členu, frekvenčního členu, zabezpečovacího členu, negačních členů, resetovacího členu, omezovacího členu, zesilovacího členu, indikačního členu a pracovního členu·

V současné době existující podobná zapojení se vyznačují tím, že jsou složitá a vzniklé automatiky jsou značně rozsáhlé. Komplikovaně je zde řeěena zejména kontrola vnitřní funkce automatiky a zabezpečení zařízení s ohledem na vysílání správných povelů v případě vnitřní závady systému.

Uvedené nedostatky do značné míry odstraňuje zapojení pro ovládání a kontrolu logických binárních funkcí, zejména pro řídící jednotky důlních automatik podle vynálezu, které sestává z logických členů, přizpůsobovacích členů, napájecího členu, řídících členů, adresového řídícího členu, dekódovacího členu, frekvenčního členu, zabezpečovacího členu, negačních členů, resetovacího členu, omezovacího členu, zesilovacího členu, indikačního členu a pracovního členu. Podstata vynálezu spočívá v tom, že první logický člen je svým prvním až n-tým datovým výstupem spojen jednak s prvním až n-tým datovým obousměrným vstupem, jednak s prvním až n-tým datovým vstupem druhého logického členu a s prvním až n-tým datovým vstupem adresového řídícího členu. První vstup adresového řídícího členu je spojen s druhým adresovacím vstupem. Druhý vstup adresového řídícího členu je spojen s druhým podmiňovacím vstupem a současně se čtvrtým vstupem druhého logického členu. První vstup druhého logického členu je spojen s prvním adresovacím vstupem a současně s prvním vstupem prvního logického členu.

248 433

- 2 Druhý vstup prvního logického Sienu je spojen jednek se vstupem prvního přizpůsobovacího Sienu, e druhým vstupem druhého logického Sienu, ee vstupem resetovacího Sienu, se vstupem pátého přizpůsobovacího Sienu a současně se vstupem třetího přizpůsobovacího Sienu, se třetím vstupem adresového řídícího Sienu a s druhým vstupem zabezpeSovacího Sienu, jednak se vetu pem druhého přizpůsobovacího Sienu, s třetím vstupem napájecího Sienu, s druhým vstupem prvního řídícího Sienu, s druhým vstupem druhého řídícího Sienu, se vstupem dekódovacího Sienu a se vstupem Stvrtého přizpůsobovacího Sienu. Výstup Stvrtého přizpůsobovacího Sienu je spojen s pomocným výstupem a s druhým vstupem zesilovacího Sienu. Výstup zesilovacího Sienu je spojen jednak s výstupem pracovního Sienu, s druhým výstupem zabezpeSovacího Sienu, jednak s prvním výstupem adresového řídícího Sienu, s výstupem dekódovacího Sienu, s výstupem druhého řídícího Sienu, s výstupem druhého logického Sienu a současně s výstupem prvního řídícího Sienu, s výstupem prvního logického Sienu a s druhým vstupem napájecího Sienu. První vstup napájecího Sienu je spojen s napěťovým vstupem a jeho první výstup je spojen s napěťovým výstupem. První al n-tý datový obousměrný výstup prvního stupně je spojen s prvním až n-tým datovým výstupem prvního řídícího Sienu a s prvním al n-tým datovým vstupem prvního stupně prvního logického Sienu. Třetí vstup prvního logického Sienu je spojen s prvním podmlňovacím vstupem e první al n-tý datový vstup druhého stupně prvního logického Sienu je spojen s prvním až n-tým datovým obousměrným výstupem druhého stupně a souSasně s prvním až n-tým datovým výstupem druhého řídícího Sienu, jehož první až n-tý datový vstup je spojen s prvním až n-tým datovým výstupem druhého logického Sienu. První až n-tý datový výstup prvního stupně druhého logického Sienu je spojen s prvním ež n-tým datovým vstupem prvního řídícího Sienu, jehož první vstup je spojen s prvním vstupem druhého řídícího Sienu a s druhým výstupem adresového řídícího Sienu. Čtvrtý vstup adresového řídícího Sienu je spojen se třetím vstupem druhého logického Sienu, s pátým vstupem druhého logického Sienu, s výstupem prvního přizpůsobovacího Sienu e s pátým vstupem prvního logického Sienu, jehož Stvrtý vstup je spojen s výstupem druhého přizpůsobovacího Sienu. Výstup třetího přizpůsobovacího Sienu

- 3 248 433 je spojen se vstupem frekvenčního členu a se třetím vstupem zabezpečovacího členu, jehož pátý vstup je spojen s výstupem resetovacího členu a jehož první výstup je spojen jednak se vstupem třetího negačního členu spojeného svým výstupem s kontrolním výstupem, jednak s prvním výstupem Indikačního členu, jehož druhý výstup je spojen s prvním signalizačním výstupem a jehož třetí výstup je spojen s druhým signalizačním výstupem. Vstup indikačního členu je spojen s výstupem pátého přizpůsobovacího členu. První vstup zabezpečovacího členu je spojen s výstupem frekvenčního členu a čtvrtý vstup zabezpečovacího členu je spojen s pátým výstupem adresového řídícího členu a současně se vstupem omezovacího členu. Výstup omezovacího členu je spojen s prvním vstupem zesilovacího členu a se vstupem pracovního členu. První až n-tý adresový výstup je spojen s prvním až n-tým kódovacím vstupem dekódovacího Členu, jehož první až n-tý adresový výstup je spojen s prvním až n-tým adresovým výstupem. Uvolňovací výstup je spojen s výstupem prvního negačního členu, jehož vstup je spojen se třetím výstupem adrsového řídícího členu. Čtvrtý výstup adresového řídícího členu je spojen se vstupem druhého negačního členu, jehož výstup je spojen se zápisovým výstupem.

Zapojení podle vynálezu umožňuje nový způsob propojení známých elektronických prvků s tím, že vzniklá soustava zajišťuje ošetření správné funkce automatiky s příslušnou indikací a blokádou celého systému v případě závady.

Na přiloženém výkresu je znázorněno příkladné schéma zapojení pro ovládání a kontrolu logických binárních funkcí podle vynálezu.

Zapojení pro ovládání a kontrolu logických binárních funkcí sestává ze dvou logických členů J obsahujících n-bitový střadač s třístavovými výstupy, z pěti přizpůsobovacích členů 2, J, 8, .£8, 21 . které obsahují odpor, z napájecího členu £, obsahujícího napájecí a filtrační obvody, ze dvou řídících členů 6, 2, z nichž každý obsahuje n-bitový budič sběrnit ce, z adresového řídícího členu J obsahujícího n-bitový střadač, déle z dekódovacího členu 10 obsahujícího n-bitový dekoder z frekvenčního členu 11 obsahujícího kondenzátor, ze zabezpečovacího členu 12. který obsahuje monostabilní klopný obvod, ze tří negačních členů 1 3. 14.» 22. které obsahují negátor,

- 4 248 433 z reeetovacího Sienu 15 obsahujícího odpor, z omezovacího Sienu 16. který obsahuje Zenerovu diodu zapojenou v závěrném směru, ze zesilovacího Sienu 22» který obsahuje tranzistor typu NPN v zapojení se spoleSným emitorem, z indikaSního Sienu 22 obsahujícího LID diodu a z pracovního Sienu 20 obsahujícího odpor.

První logický Sien 2 3® svým prvním až n-tým datovým výstupem 1.d.1 ež 1.d.n spojen jednak s prvním až n-tým datovým obousměrným vstupem £1 až Dn. jednak s prvním až n-tým datovým vstupem 5.d.1 až 5.d.n druhého logického Sienu 2 e s prvním až n-tým datovým vstupem 9.d.1 až 9.d.n adresového řídícího Sienu 2· První vstup 9.1 adresového řídícího Sienu 2 3® spojen s druhým adresovacím vstupem SA. Druhý vstup 9.2 adresového řídícího Sienu 2 3® spojen s druhým podmiňovacím vstupem WA a současné se čtvrtým vstupem 5.4 druhého logického členu 2· První vstup 5.1 druhého logického členu 2 3® spojen s prvním adresovým vstupem SP e současně s prvním vstupem 1.1 prvního logického členu 2· Druhý vstup 1.2 prvního logického členu 2 je spojen jednak se vstupem 2.1 prvního přizpůsobovacího členu 2, e druhým vstupem 5.2 druhého logického členu 2» se vstupem 15.1 reeetovacího členu 22» se vstupem 21.1 pátého přizpůsobovacího členu 21 a současně se vstupem 8.1 třetího přizpůsobovacího členu 8, ee třetím vstupem 9.3 adresového řídícího členu 2 a β druhým vstupem 12.2 zabezpečovacího členu 12. jednak se vstupem 3.1 druhého přizpůsobovacího členu se třetím vstupem 4.3 napájecího členu £» s druhým vstupem 6.2 prvního řídícího členu 6, s druhým vstupem 7.2 druhého řídícího členu 2, se vsM>em 10.1 dekódovacího členu 10 a se vstupem 18.1 čtvrtého přizpůsobovacího členu 2®· Výstup 18.2 čtvrtého přizpůsobovacího členu 18 je spojen s pomocným výstupem ADP a s druhým vstupem 17.2 zesilovacího členu 22· Výstup 17.3 zesilovacího členu 17 je spojen jednak s výstupem 20.2 pracovního členu £0, s druhým výstupem 12.7 zabezpečovacího členu 22» 3®dnak s prvním výstupem 9.5 adresového řídícího členu 2, ® výstupem 10.2 dekódovaního členu 22» ⁸ výstupem 7.3 druhého řídícího členu 2» s výstupem 5.6 druhého logického členu 2 ® současně s výstupem 6.3 prvního řídícího členu 2» s výstupem 1.6 prvního logického členu 2 ® s druhým vstupem 4.2 napájecího členu £. První vstup 4v_1. napájecího členu £ je spojen s nepilovým vstu*

- 5 248 433 pem U1 a jeho první výstup 4.4 je spojen s napěíovým výstupem N. První ež n-tý datový obousměrný výstup AI až An prvního stupně je spojen s prvním až n-tým datovým výstupem 6.a.1 až 6.a.n prvního řídícího Clenu 6 e s prvním ež n-tým datovým vstupem 1.a.1 až 1.a.n prvního stupně prvního logického Clenu Třetí vstup 1.3 prvního logického Clenu J. je spojen s prvním podmiňovacím vstupem RA.První až n-tý datový vstup 1.b,1 až 1.b.n druhého stupně prvního logického členu J je spojen s prvním až n-tým datovým obousměrným výstupem Bl až Bn druhého stupně a současně s prvním až n-tým datovým výstupem 7.a.1 až 7.a.n druhého řídícího členu 2, jehož první až n-tý datový vstup 7.b.1 až 7.b.n je spojen s prvním až n-tým datovým výstupe® 5.b.1 až 5.b.n druhého logického Clenu 2· První až n-tý datový výstup 5.a.1 až 5.a.n prvního stupně druhého logického členu 2 á® spojen s prvním až n-tým datovým vstupem 6.b.1 až 6.b.n prvního řídícího členu 6, jehož první vstup 6.1 je spojen 8 prvním vstupem 7.1 druhého řídícího členu 2 ® s druhým výstupem 9.6 adresového řídícího Clenu 2· Čtvrtý vstup 9.4 adresového řídícího Clenu 2 3® spojen se třetím vstupem 5.3 druhého logického členu 2, ⁸ pátým vstupem 5.5 druhého logického členu 2 ⁸ výstupem 2.2 prvního přizpůsobovacího Clenu 2a s pátým vstupem 1.5 prvního logického Clenu £. čtvrtý vstup 1.4 prvního logického členu £ je spojen s výstupem 3.2 druhého přizpůsobovacího členu J. Výstup 8.2 třetího přizpůsobovacího Clenu 8 je spojen se vstupem 11.1 frekvenčního Clenu 11 a se třetím vstupem 12.3 zabezpečovacího členu 12. jehož pátý vstup 12.5 je spojen s výstupem 15.2 resetovacího členu 15 a jehož první výstup 12.6 je spojen jednak se vstupem 22.1 třetího negačního Clenu 22 spojeného svým výstupem 22.2 s kontrolním výstupem W, jednak s prvním výstupem 19.2 indikaCního členu 19. Druhý výstup 19.3 indikaCního Clenu 19 je spojen s prvním signalizačním výstupem Sl a třetí výstup 19.4 indikačního Clenu 19 je spojen s druhým signalizačním výstupem S2. Vstup 19.1 indikaCního Clenu 19 je spojen s výstupem 21.2 pátého přizpůsobovacího členu 21. První vstup 12.1 zabezpečovacího Clenu 12 je spojen s výstupem 11.2 frekvenčního Clenu 11 a čtvrtý vstup 12.4 zabezpečovacího Clenu 12 je spojen s pátým výstupem 9.9 adresového řídícího Clenu 2 ® souCasně se vstupém 16.1 omezovačího členu 16. Výstup 16.2 omezovacího členu 16 je

- 6 248 433 spojen s prvním vstupem 17.1 zesilovacího Sienu 17 a se vstupem 20.1 pracovního Sienu £0. První al n-tý adresový výstup

9.a.1 al 9.a.n adresového řídícího Sienu 2 d® spojen s prvním al n-tým kódovacím vstupem 10.b,1 al 1O.b.n dekódovacího Sienu 10. jeho! první al n-tý adresový výstup 10.a, 1 al IQ.a.n je spojen s prvním al n-tým adresovacím výstupem ADI al ADn. Uvolňovací výstup R je spojen s výstupem 13.2 prvního negaSního Sienu 13. jehol vstup 13.1 je spojen se třetím výstupem 9.7 adresového řídícího Sienu 5. čtvrtý výstup 9.8 adresového řídícího Sienu 2 je spojen se vstupem 14.1 druhého negaSního Sienu li, jehol výstup 14.2 je spojen se zápisovým výstupem Z.

Data z navazující řídicí jednotky jsou přiváděna prostřednictvím prvního al n-tého datového obousměrného vstupu Dl al Dn. z nichl jsou signály rozváděny na první al n-tý datový výstup 1>d.1 al 1.d.n prvního logického Sienu 1, na první al n-tý datový vstup 5.d, 1 al 5.d.n druhého logického Sienu 2 a na první al n-tý datový vstup 9.d.1 al 9.d.n adresového řídícího Sienu 2· První logický Sien 1 je ovládán pomocí signálů na prvním vstupu 1.1 a na třetím vstupu 1.3. které jsou přivedeny z prvního adresovacího vstupu SP a prvního podmlňovacího vstupu RA. První logický Sien 1 obsahuje n-bitový střadaS s tří stavovými výstupy. V uvedeném příkladu zapojení pracuje ve funkci přenosu informací z datových vstupů 1.a.1 al 1.a.n a

1.b,1 al 1,b.n prvního a druhého stupně na datové výstupy

1.d,1 al 1.d.n. V tomto případě musí být první adresovací vstup SP ve stavu log 1 a první podmiňovací vstup RA ve stavu log 0.

V případě shodnosti logických stavů dojde k nastavení prvního al n-tého datového výstupu 1.d.1 až 1.d.n prvního logického Sienu 1 do stavu vysoké impedance. Druhý logický Sien 2 d® řízen jednak adresovacím vstupem SP, stavem log 0, jednak druhým podmiňovacím vstupem WA. Vlastní zápis stavů na prvním al n-tém datovém vstupu 5.d. 1 al 5.d.n druhého logického Sienu 2 j® prováděn sestupnou hranou zápisového impulsu na druhém podmiňovacím vstupu WA. V tomto případě dojde k zapamatování příslušných logických stavů, které se přenesou na datové vstupy prvního a druhého řídícího Sienu & a 2· Tyto Sieny řídí přenos signálů na první al n-tý datový obousměrný výstup AI al An prvního stupně a na prvni al n-tý datový obousměrný

- 7 248 433 výstup B1 až Bn druhého stupně. Vlastní řídící signál pro oba členy je odvozen ze signálu z druhého výstupu 9.6 adresového řídícího členu 2» který je přiveden jednak na první vstup 6_t1 prvního řídícího členu 6, jednak na první vstup 7.1 druhého řídícího členu 2· V případě, že stav tohoto signálu je log 0, jsou signály přiváděny na první až n-tý datový obousměrný výstup AI až An prvního stupně a na první až n-tý datový obousměrný výstup Bl až Bn druhého stupně. V připadl log 1 jsou datové v-stupy 6.b.1 až ó.b.n prvního řídícího členu 6 a datové výstupy 7.a.1 až 7.a*n druhého řídícího členu 2 nastaveny do stavu vysoké impedance a signály na vnějších vstupech lze číst prostřednictv-lm prvního řídícího členu χ. Vlastní adresa ce je prováděna prostřednictvím adresovacího řídícího členu 2 a navazujících členů. Zabezpečovací člen 12 obsahuje monostabilní klopný obvod, který je v programově řízeném intervalu aktivován z pátého výstupu 9.9 adresového řídícího členu 2· Tento signál je přiváděn na čtvrtý vstup 12.4 zabezpečovacího členu 12. První výstup 12.6 zabezpečovacího členu 12 je v případě správné funkce návazných obvodů trvale ve stavu log 0, v případě závady vnitřní funkce systému přestane být aktivován čtvrtý vstup 12.4 zabezpečovacího členu 12. Obvod prostřed nictvím RC členu, kterým je nestavena jeho příslušná časová konstanta, překlopí a dojde k aktivaci výstupu, to znamená,

Že první výstup 12.6 zabezpečovacího členu 12 přejde do stavu log 1. Tento stav se přenese přes třetí negační člen 22 na vnějSÍ, kontrolní výstup W, který je v případě chybné funkce ve stavu log 0. Tímto signálem lze v návazném zařízení blokovat vysílání výstupních ovládacích povelů, čímž lze zajistit zabezpečení systému v případě závady vnitřní funkce systému.

Dalěí výhoda zapojení spočívá v tom, že prostřednictvím prvního logického členu 1, jeho prvního až n-tého datového vstupu 1.a.1 až 1.a.n prvního stupně, lze kontrolovat programově správnost vysílaných logických stavů na prvním až n-tém obousměrném datovém výstupu M až An prvního stupně a prvním až n-tém datovém obousměrném výstupu B1 až Bn druhého stupně.

Zapojení podle vynálezu je určeno pro důlní automatizaci, lze je věak využít v podobných aplikacích tam, kde je požadovaná vysoká spolehlivost a odolnost vůči rušivým vlivům.

Claims

Zapojení pro ovládání a kontrolu logických binárních funkcí, zejména pro řídící jednotky důlních automatik, sestávající z logických členů, přizpůsobovacích členů, napájecího členu, řídících členů, adresového řídícího členu, dekódovacího členu, frekvenčního členu, zabezpečovacího členu, negačních členů, resetovacího Členu, omezovacího členu, indikačního členu a pracovního členu, vyznačené tím, že první logický člen (1) je svým prvním až n-tým datovým výstupem (l.d.1 až l.d.n) spojen jednak s prvním až n-tým datovým obousmčrným vstupem (D1 až Dn), jednak s prvním až n-tým datovým vstupem (5.d.1 až 5«d.n) druhého logického členu (5) a s prvním až n-tým datovým vstupem (9.d.1 až 9.d.n) adresového řídícího členu (9), jehož první vstup (9.1) je spojen s druhým adresovacím vstupem (SA) a jehož druhý vstup (9.2) je spojen s druhým podmlňovacím vstupem (VA) a současné se čtvrtým vstupem (5.4) druhého logického členu (5), jehož první vstup (5.1) je spojen s prvním adresovacím vstupem (SP) a současné s prvním vstupem (1.1) prvního logického členu (1), jehož druhý vstup (1.2) je spojen jednak se vstupem (2.1) prvního přizpůsobovacího členu (2) , s druhým vstupem (5.2) druhého logického členu (5), se vstupem (15.1) resetovacího členu (15), se vstupem (21.1) pátého přizpůsobovacího členu (21) a současné se vstupem (8.1) třetího přizpůsobovacího členu (8), se třetím vstupem (9*3) adresového řídícího členu (9) as druhým vstupem (12.2) zabazpečovacího členu (12), jednak se vstupem (3.1) druhého přizpůsobovacího členu (3), sa třetím vstupem (4.3) napájecího členu (4), s druhým vstupem (6.2) prvního řídícího členu (6), s druhým vstupem (7.2) druhého řídícího členu (7), sa vstupem (10.1) dekódovacího členu (10) a se vstupem (18.1) čtvrtého přizpůsobovacího členu (18), jehož výstup (18.2) je spojen s pomocným výstupem (ADP) a a druhým vstupem (17.2) zesilovacího členu (17), jehož výetup (17.3) je spojen jednak s výstupem (20.2) pracovního členu (20), s druhým výstupem (12.7) zabezpečovacího členu (12), jednak a prvním výstupem (9.5) adresového řídícího členu (9), s výstupem (10.2) dekódovacího členu (10), s výstupem (7.3) druhého řídícího členu (7),

- 9 248 433 s výstupem (5·6) druhého logického členu (5) a současné s výstupem (6.3) prvního řídícího členu (6), s výstupem (1.6) první ho logického členu (1) a s druhým vstupem (4.2) napájecího členu (4), jehož první vstup (4.1) je spojen s nepilovým vstupem (U1) a jehož první výstup (4.4) je spojen s nepilovým výstupem (N), zatímco první až n-tý datový obousměrný výstup (Al až An) prvního stupně je spojen s prvním až n-tým datovým výstupem (6.a.1 až 6.a.n) prvního řídícího členu (6) a s prvním až n-tým datovým vstupem (1.a.1 až l.a.n) prvního etupně prvního logického členu (1), jehož třetí v~tup (1.3) je spojen s prvním podmiňovacím vstupem (RA) a jehož první až n-tý datový vstup (l.b.1 až l.b.n) druhého etupně je spojen s prvním až n-tým datovým obousměrným výstupem (B1 až Bn) druhého stupně a současně s prvním až n-tým datovým výstupem (7.a.1 až 7.a.n) druhého řídícího členu (7), jehož první až n-tý datový vstup (7.b.1 až 7.b.n) je spojen s prvním až n-tým datovým výstupem (5.b.1 až 5.b.n) druhého logického členu (5), jehož první až n-tý datový výstup (5.a.1 až 5«a.n) prvního stupně je spojen s prvním až n-tým datovým vstupem (6.b.1 až 6.b.n) prvního řídícího členu (6), jehož první vstup (6.1) je spojen s prvním . vstupem (7.1) druhého řídícího členu (7) a s druhým výstupem (9.6) adresového řídícího členu (9), jehož čtvrtý vstup (9.4) je spojen se třetím vstupem (5.3) druhého logického členu (5), s pátým vstupem (5.5) druhého logického členu (5), s výstupem (2.2) prvního přizpůsobovacího členu (2) a s pátým vstupem (1.5) prvního logického členu (1), jehož čtvrtý vstup (1.4) je spojen s výstupem (3.2) druhého přizpůsobovacího členu (3), přičemž výstup (B.2) třetího přizpůsobovacího členu (8) je spojen se vstupem (11.1) frekvenčního členu (11) a sa třetím vstupem (12.3) zabezpečovacího členu (12), jehož pátý vstup (12.5) je spojen s výstupem (15.2) resetovacího členu (15) a jehož první výstup (12.6) je spojen jednak se vstupem (22.1) třetího negačního členu (22) spojeného svým výstupem (22.2) s kontrolním výstupem (V), jednak s prvním výstupem (19.2) indikačního členu (19), jehož druhý výstup (19.3) je spojen s prvním signalizačním výstupem (Sl) a jehož třetí výstup (19.4) je spojen s druhým signalizačním výstupem (S2), zatímco vstup (19.1) indikačního členu (19) je spojen s výstupem (21.2) pátého přizpůsobovacího členu (21), přičemž první vstup

248 433 (12.1) zabezpeSovecího Clenu (12) je spojen s výstupem (11.2) frekvenčního Clenu (11) a Čtvrtý vstup (12.4) zabezpečovacího Clenu (12) je spojen s pátým výstupem (9.9) adresového řídícího členu (9) a současně se vstupem (16.1) omezovacího Clenu (16), jehož výstup (16.2) je spojen s prvním vstupem (17.1) zesilovacího členu (17) a se vstupem (20.1) pracovního Clenu (20), kdežto první až n-tý adresový výstup (9.a.1 až 9.e.n) adresového řídícího členu (9) je spojen s prvním až n-tým kódovacím vstupem (10.b.1 až lO.b.n) dekódovacího členu (10), jehož první ež n-tý adresový výstup (10.e.1 ež 10.e.n) je spojen s prvním až n-tým adresovacím výstupem (AD1 až ADn), zatím co uvolňovací výstup (R) je spojen s výstupem (13.2) prvního negaCního Clenu (13), jehož vstup (13.1) je spojen ee třetím výstupem (9.7) adresového řídícího Clenu (9), jehož Čtvrtý výstup (9.6) je spojen se vstupem (14.1) druhého negaCního členu (14), jehož výstup (14.2) je spojen se zápisovým výstupem (Z).