CS245245B1

CS245245B1 - Wiring for frequency counter data correction

Info

Publication number: CS245245B1
Application number: CS848236A
Authority: CS
Inventors: Zdenek Krumphanzl; Vladimir Crha
Original assignee: Zdenek Krumphanzl; Vladimir Crha
Priority date: 1984-10-30
Filing date: 1984-10-30
Publication date: 1986-09-18
Also published as: CS823684A1

Abstract

Řešení se týká zapojeni pro korekci údaje čítače kmitočtu, řeší technický problém zaokrouhlování posledních míst čítače kmitočtu, aby byla vyloučena periodická změna posledního místa, popřípadě více míst údaje kmitočtu. Podstata zapojení spočívá v tom, že na první vstup paměti je připojen klopný obvod, zatím co na její druhý vstup je připojeno hradlo, na jehož první vstup je připojen zdroj přenášecích impulsů do paměti, kdežto na jeho druhý vstup je připojen výstup logického obvodu. Zapojení je použitelné u všech kmitočtových čítačů, u kterých není předpokládán odhad dalších míst ze změny posledního místa.The solution concerns a circuit for correcting the frequency counter data, it solves the technical problem of rounding the last digits of the frequency counter in order to eliminate a periodic change of the last digit, or more digits of the frequency data. The essence of the circuit is that a flip-flop is connected to the first input of the memory, while a gate is connected to its second input, to the first input of which a source of transmission pulses to the memory is connected, while the output of the logic circuit is connected to its second input. The circuit is applicable to all frequency counters for which an estimate of further digits from a change of the last digit is not expected.

Description

Autor vynálezu KRUMPHANZL ZDENĚK ing.,' CRHA VLADIMÍR ing., PRAHA (54)Author of the invention KRUMPHANZL ZDENĚK ing., 'CRHA VLADIMÍR ing., PRAGUE (54)

Zapojení pro korekci údaje čítače kmitočtuCircuit for correction of frequency counter data

Řešení se týká zapojeni pro korekci údaje čítače kmitočtu, řeší technický problém zaokrouhlování posledních míst čítače kmitočtu, aby byla vyloučena periodická změna posledního místa, popřípadě více míst údaje kmitočtu.The solution relates to a circuit for correcting the frequency counter data, solves the technical problem of rounding the last places of the frequency counter in order to avoid a periodic change of the last place or more places of the frequency data.

Podstata zapojení spočívá v tom, že na první vstup paměti je připojen klopný obvod, zatím co na její druhý vstup je připojeno hradlo, na jehož první vstup je připojen zdroj přenášecích impulsů do paměti, kdežto na jeho druhý vstup je připojen výstup logického obvodu.The essence of the circuit is that the first input of the memory is connected to the flip-flop, while the second input is connected to the gate, the first input of which is connected to the memory source while the second input is connected to the logic circuit output.

Zapojení je použitelné u všech kmitočtových čítačů, u kterých není předpokládán odhad dalších míst ze změny posledního místa.The wiring is applicable to all frequency counters for which the estimation of other locations from the last location change is not expected.

- 1 245 245- 1 245 245

Vynález se týká zapojení pro korekci údaje čítače kmitočtu, kterým jsou zaokrouhlována poslední místa čítače kmitočtu, aby byla vyloučena periodická změna posledního místa,případně více míst údaje čítače, je-li měřený kmitočet necelistvým násobkem kmitočtu časové základny tak, že dochází k zobrazení převládajících údajů kmitočtu.BACKGROUND OF THE INVENTION The invention relates to a circuit for correcting frequency counter data by which the last places of the frequency counter are rounded in order to avoid periodic change of the last place or more places of the counter data when the measured frequency is frequency.

Při dosavadním používání sedmisegmentových displejů je možnost chybného odečtu. Například při měření kmitočtu 1000 Hz kolísá 999 a 1000 a vyskytuje se chybný odečet 1888. Těchto možností je mnoho a obzvláště u celistvých kmitočtů je tento chybný výskyt nejvýšší. Použitím zapojení podle vynálezu je tato chyba zcela odstraně na.When using 7-segment displays up to now, there is a possibility of incorrect reading. For example, when measuring the frequency of 1000 Hz, it varies between 999 and 1000 and there is an error reading of 1888. There are many of these options, and especially for integral frequencies, this error rate is highest. By using the circuit according to the invention, this error is completely eliminated.

Podstata vynálezu spočívá v tom, že na první vstup paměti je připojen klopný obvod, zatím co na její druhý vstup je připojeno hradlo, na jehož první vstup je připojen zdroj přenašečích impulsů do paměti, kdežto na jeho druhý vstup je připojen výstup logického obvodu,jehož první vstup je spojen s výstupem přídavné paměti, druhý vstup je spojen s výstupem paměti a třetí vstup je spojen s výstupem klopného obvodu a současně s druhým vstupem přídavné paměti,na jejíž první vstup je připojen zdroj přenášecích impulsů.SUMMARY OF THE INVENTION The invention is based on a flip-flop connected to a first memory input, while a gate is connected to a second input, a pulse source is connected to a first input, and a logic circuit output is connected to a second input. the first input is coupled to the auxiliary memory output, the second input is coupled to the memory output, and the third input is coupled to the flip-flop output and at the same time to the second auxiliary memory input to which the transmit pulse source is connected.

Vyšší účinek zapojení podle vynálezu ve srovnání se známým stavem techniky spočívá v tom, že zapojení podle vynálezu vylučuje chybný odečet a přispívá k podstatnému snížení únavy pozorovatele.A higher effect of the circuitry of the invention compared to the prior art is that the circuitry of the invention avoids erroneous reading and contributes to a substantial reduction in the observer fatigue.

245 245245 245

Zejména je vhodné pro všechny kmitočtové čítače, u nichž se nepředpokládá odhad dalších míst ze změn posledního místa.In particular, it is suitable for all frequency counters where no estimation of other locations from the last location changes is expected.

Zapojení podle vynálezu bude dále vysvětleno se zřetelem k připojenému schéma.The circuit according to the invention will be explained below with reference to the attached diagram.

Zapojení podle vynálezu je tvořeno klopným obvodem i, jehož výstup je připojen k paměti 2 a současně k druhému vstupu přídavné paměti 4· K druhému vstupu paměti 2 je připojen výstup hrdla 3, jehož vstup je spojen se zdrojem P přenášecích impulsů do paměti 2. Na druhý vstup hradla 3 je připojen výstup logického obvodu 5» jehož první vstup je spojen s výstupem přídavné paměti 4, druhý vstup je spojen s výstupem klopného obvodu 2, jakož i s druhým vstupem přídavné paměti 4, na jejíž první vstup je připojen zdroj P přenášecích impulsů. Třetí vstup logického obvodu 5 je spojen s výstupem paměti 2. K výstupu paměti 2 je připojen zobrazovač Z. Hradlo 3 propouští nebo nepropouští impulsy přenosu do zobrazovací paměti 2 podle toho, jak logický obvod vyhodnotí výstup čítače | zobrazovací paměti 2 a přídavné paměti Impuls je propuštěn teprve tehdy, nastane-li shoda logických úrovní výstupů klopného obvodu 1., paměti 2 nebo klopného obvodu i, paměti 2, přídavné paměti 4 současně.The circuit according to the invention is formed by a flip-flop circuit 1, the output of which is connected to the memory 2 and simultaneously to the second input of the additional memory 4. the second input of the gate 3 is connected to the output of the logic circuit 5, the first input of which is connected to the output of the auxiliary memory 4, the second input is connected to the output of the flip-flop 2 . The third input of the logic circuit 5 is connected to the memory output 2. A display Z is connected to the memory 2 output. The gate 3 transmits or not transmits pulses to the display memory 2 as the logic circuit evaluates the counter output | The pulse is only released when the logical levels of the flip-flop 1, memory 2 or flip-flop 1, memory 2, additional memory 4 coincide.

Při dostatečné stabilitě kmitočtu měřeného signálu kolísá poslední místo údaje,to je údaj tak, že se mění číslo liché na sudé a obráceně. Počet hodnot sudých (lichých) následuje po sobě tak, že je vždy jedna či více hodnot sudých (lichých) na pouze jednu hodnotu lichou (sudou) za určitý časový úsek. Pokud ze zobra zení vyloučíme tuto ojedinělou hodnotu, dojde k zaokrouhlejní údaje, neb se bude zobrazovat hodnota převládající. K zaokrouhlení dojde po několika periodách měření sledováním pouze jediného stupně prvního děliče čítače, který rozhoduje,je-li číslo sudé či liché.If the frequency of the measured signal is sufficiently stable, the last place of the data fluctuates, that is, the number changes from odd to even and vice versa. The number of even values is consecutive such that there is always one or more even values for only one odd value for a certain period of time. If we exclude this unique value from the display, the data is rounded because the prevailing value is displayed. Rounding occurs after several periods of measurement by monitoring only a single stage of the first counter divider, which decides if the number is even or odd.

Zapojení je vhodné pro všechny kmitočtové čítače, u nichž se nepředpokládá odhad dalších míst se změnou posledního místa.The connection is suitable for all frequency counters, where the estimation of other places with the change of the last place is not expected.

-3PŘEDMĚT VYNÁLEZU-3 OBJECT OF THE INVENTION

Claims

245 245

A circuit for correcting the frequency counter data, characterized in that a flip-flop (1) is connected to the first memory input (2), while a gate (3) is connected to its second input, the transmission source (P) of which the second input is connected to the output of the logic circuit (5), the first input is connected to the output of the additional memory (4), the second input is connected to the memory output (2) and the third input is connected to the output of the flip-flop (1) and at the same time as the second input of the additional memory (4), to which the first input is connected the source (P) of the transmission pulse.