CS245142B1 - Zapojení aritmetické a logické jednotky - Google Patents

Abstract

Obvodem se řeší zapojení aritmetické a logické jednotky typu řez pro 8 bitů, které spolu s obvodem pro stanovení přenosů umožňuje sestavení rychlých aritmetických a logických obvodů procesoru o velké šířce toku dat, například 64 bitů, pro binární i dekadické operace a s průběžnou kontrolou vnitřních obvodů. Podstatou zapojení je jednak vhodná struktura zapojené jednotky — viz obr. 1 a obr. 2 — umožňující paralelní'činnost obvodů pro stanovení přenosů a obvodů pro součet a využívající nezávislých obvodů pro generaci výsledků a pro generaci parity vý­ sledku a dále zajištění vnitřních obvodů jednotky pomocí bezpečnostního kódu jedna ze tří a jedna ze dvou. Obvod je vhodný zejména pro zapojení jednotky s využitím hradlových polí čili polozákaznických obvodů.

Description

Vynález se týká zapojení aritmetické a logické jednotky typu řez (anglicky slicej pro 8 bitů, které je zvláště vhodné pro realizaci pomocí tak zvaných polozákaznických obvodů, nazývaných též pole hradel (anglicky gate arrays).

Dosud používaná zapojení řezové aritmetické a logické jednotky neumožňují automatickou detekci vnitřních poruch obvodu a nemají vestavěny obvody pro kontrolu bezpečnostního kódu na vstupu a generaci bezpečnostního kódu na výstupu. Dodatečné zabezpečení obvodu pak vyžaduje zdvojení jednotek a doplnění dalšími obvody pro kontrolu vstupních operandů, porovnání výsledků a generaci bezpečnostního kódu na výstupu, což vede k značnému zvýšení materiálových nákladů i ke zvýšení počtu logických stupňů.

Uvedené nevýhody odstraňuje zapojení podle vynálezu, charakterizované tím, že je sestaveno z tak zvaných řezových obvodů pro osmibitové operandy s paritou, to jest pro jednu slabiku a z obvodu pro stanovení přenosů, přičemž každý řezový obvod sestává ze dvou stejně zapojených bloků pro nižší a vyšší polovinu slabiky a z obvodu pro generaci signálu porucha a z obvodu pro generaci parity, přičemž vedení pro ovládací signály jsou připojena na ovládací vstup bloků pro nižší a vyšší polovinu slabiky a vedení nižší poloviny prvého a druhého operandu jsou připojena na prvý a druhý vstup bloku pro nižší polovinu slabiky, zatímco vedení vyšší poloviny prvého a druhého operandu jsou připojena na prvý a druhý vstup bloku pro vyšší polovinu slabiky a přívody paritových bitů prvého a druhého operandu jsou připojeny na prvý a druhý vstup obvodu pro generaci signálů porucha a přívod zakódovaného vstupního přenosu je připojen na vstup dolního přenosu bloku pro nižší polovinu slabiky a na přenosový vstup obvodu stanovení přenosů, zatímco· na vstup horního přenosu bloku pro nižší polovinu slabiky je připojeno vedení zakódovaného prvého přenosu z obvodu stanovení přenosů, přičemž totéž vedení je připojeno do bloku pro vyšší polovinu slabiky na vstup dolního přenosu a na vstup horního přenosu bloku pro vyšší polovinu slabiky je připojeno vedení zakódovaného druhého přenosu z obvodu pro stanovení přenosů, přičemž vedení zakódovaných podmínek a podmínkových výstupů bloků pro nižší a vyšší polovinu slabiky jsou připojena na prvý a druhý podmínkový vstup obvodu stanovení přenosů, přičemž výstupy nonekvivalence prvého a druhého operandu bloků pro nižší a vyšší polovinu slabiky jsou připojeny vedeními na třetí a čtvrtý vstup bloku pro generaci signálu porucha, výstupy zakódovaných dvou řádů binárního součtu bloků pro nižší a vyšší polovinu slabiky jsou spojeny vedeními s pátým a šestým vstupem bloku pro generaci signálu porucha a výstupy zakódované parity logických funkcí bloků pro nižší a vyšší polovinu slabiky jsou spojeny vedeními se sedmým a osmým vstupem bloku pro generaci signálu porucha a výstupy celkové parity bloků pro nižší a vyšší polovinu slabiky jsou spojeny vedeními s prvým a druhým vstupem obvodu pro generaci parity a výstupy výsledků bloků pro nižší a vyšší polovinu slabiky jsou spojeny do výstupního vedení výsledku a výstup obvodu pro generaci parity je připojen na výstupní vedení parity a výstup zakódovaného celkového přenosu obvodu stanovení přenosů je připojen na výstupní vedení celkového přenosu a výstup obvodu pro generaci signálu porucha je připojen na výstupní vedení signálu porucha.

Výhodné je též zapojení podle vynálezu, spočívající v tom, že blok pro nižší polovinu slabiky sestává ze vstupního obvodu, obvodu pro podmínky přenosu, obvodu nonekvivalence, obvodu binárního součtu, obvodu logických funkcí, výběrového a korekčního obvodu, obvodu stanovení parity binárního' součtu, obvodu stanovení parity logických funkcí a výběrového obvodu parity, přičemž vedení pro ovládací signály, zakódované v bezpečnostním kódu je připojeno na ovládací vstup vstupního obvodu, výběrového a korekčního obvodu, obvodu logických funkcí a výběrového obvodu parity, vedení nižší poloviny prvého a druhého' operandu je připojeno na prvý a druhý vstup vstupního obvodu, přičemž vstupní obvod má výstup logického součtu spojen vedením se vstupem logického součtu obvodu pro podmínky přenosu, obvodu nonekvivalence, obvodu binárního součtu, obvodu logických funkcí a obvodu stanovení parity binárního součtu, přičemž vstupní obvod má výstup logického součinu spojen vedením se vstupem logického součinu obvodu pro podmínky přenosu, obvodu nonekvivalence, obvodu binárního součtu, obvodu logických funkcí a obvodu stanovení parity binárního součtu, přičemž obvod pro podmínky přenosu má výstup spojený do podmínkového výstupu bloku pro nižší polovinu slabiky, přičemž obvod nonekvivalence má výstup nonekvivalence vstupních operandů po jednotlivých řádek spojen se vstupem nonekvivalence obvodu binárního součtu, obvodu logických funkcí, obvodu parity binárního součtu, výběrového obvodu parity a také se třetím vstupem bloku pro generaci signálu porucha, přičemž vstup dolního přenosu do bloku pro nižší polovinu slabiky v kódu jedna ze dvou je připojen na přenosový vstup obvodu binárního součtu a obvodu stanovení parity binárního součtu, zatímco vstup horního přenosu do bloku pro nižší polovinu slabiky v kódu jedna ze dvou je připojen na přenosový vstup výběrového a korečního obvodu a výběrového obvodu parity, přičemž výstup obvodu binárního součtu je spojen vedením se součtovým vstupem vý245142 běrového a korekčního obvodu a dále je druhý a třetí řád binárního součtu zakódovaný v kódu jedna ze dvou připojen na pomocný vstup výběrového obvodu parity a na. pátý vstup bloku pro generaci signálu porucha, přičemž výstup obvodu logických funkcí je spojen vedením s logickým vstupem výběrového a korekčního obvodu a tentýž výstup, zakódovaný v kódu jedna ze dvou je ještě spojen vedením se vstupem obvodu pro stanovení parity logických funkcí, přičemž výstup výběrového a korekčního obvodu je spojen s výstupním vedením výsledku bloku pro nižší polovinu slabiky, přičemž výstup obvodu parity binárního součtu je spojen vedením se vstupem parity binárního součtu výběrového obvodu parity, přičemž výstup obvodu stanovení parity logických funkcí, zakódovaný v kódu jedna ze dvou, je spojen vedením se sedmým vstupem obvodu pro generaci signálu porucha a se vstupem parity logických funkcí výběrového obvodu parity, jehož výstup je spojen vedením s paritovým vstupem obvodu pro generaci parity.

Výhodou zapojení podle vynálezu je dále to, že signály na tak zvané kritické cestě při sčítání, to jest na cestě, která určuje zpoždění, jsou kódovány v bezpečnostním kódu m z n, konkrétně jedna ze tří a jedna ze dvou. Tento způsob kódování umožňuje navrhnout obvody na kritické cestě, to jest zejména obvody pro stanovení přenosů, s minimálním počtem logických stupňů, protože odpadá nutnost vkládat do obvodů invertory pro získání negace příslušného signálu. Při vstupním kódu m z n je možno příslušné obvody navrhnout tak, že nevyžadují použití inverzních vstupních proměnných.

Jedno z možných zapojení aritmetické a logické jednotky je zachyceno na připojených výkresech, obr. 1 a obr. 2.

Zapojení aritmetické a logické jednotky provádějící funkci binární a dekadické aritmetiky a logické funkce podle obr. 1 je sestaveno z takzvaných rezových obvodů pro osmibitové operandy s paritou, to jest pro jednu slabiku a z obvodu 300 pro stanovení přenosů, přičemž každý řezový obvod sestává ze dvou stejně zapojených bloků 100, 200 pro nižší a vyšší polovinu slabiky a z obvodu 9 pro generaci signálu porucha a z obvodu 10 pro generaci parity, přičemž vedení 00 s ovládacími signály jsou připojena na ovládací vstup bloků 100, 200 pro nižší a vyšší polovinu slabiky a vedení 010, 020 nižší poloviny prvého a druhého operanda jsou připojena na prvý a druhý vstup bloku 100 pro nižší polovinu slabiky, zatímco vedení 011, 021 vyšší poloviny prvého a druhého operanda jsou připojena na prvý a druhý vstup bloku 200 pro vyšší polovinu slabiky a přívody 012, 022 pardových bitů prvého a druhého operanda jsou připojeny na prvý a druhý vstup obvodu 9 pro generaci signálu porucha a přívod 03 zakódovaného· vstupního přenosu je připojen na vstup dolního přenosu bloku 100 pro nižší polovinu slabiky a na přenosový vstup obvodu 300 stanovení přenosů, zatímco na vstup horního přenosu bloku 100 pro· nižší polovinu slabiky je připojeno vedení 04 zakódovaného prvého přenosu z obvodu 300 stanovení přenosů, přičemž totéž vedení 04 je připojeno do· bloku 200 pro vyšší polovinu slabiky na vstup dolního přenosu a na vstup horního přenosu bloku 200 pro vyšší polovinu slabiky je připojeno vedení 05 zakódovaného druhého přenosu z obvodu 300 pro stavení přenosů, přičemž vedení 111, 211 zakódovaných podmínek z podmínkových výstupů bloků 130, 200 pro nižší a vyšší polovinu slabiky jsou připojena na prvý a druhý podmínkový vstup obvodu 300 stanovení přenosů, přičemž výstupy nonekvivalence prvého a druhého operanda bloků 100, 200 pro nižší a vyšší polovinu slabiky jsou připojeny vedeními 121, 221 na třetí a čtvrtý vstup bloku 9 pro generaci signálu porucha, výstupy zakódovaných dvou řádů binárního součtu bloků 100, 209 pro nižší a vyšší polovinu slabiky jsou spojeny vedeními 141, 241 s pátým a šestým vstupem bloku 9 pro generaci signálu porucha a výstupy zakódované parity logických funkcí bloků 100, 200 pro nižší a vyšší polovinu slabiky jsou spojeny vedeními 171, 271 se sedmým a osmým vstupem bloku 9 pro· generaci signálu porucha a výstupy celkové parity bloků 100, 200 pro nižší a vyšší polovinu slabiky jsou spojeny vedeními 181, 281 s prvným a druhým vstupem obvodu 10 pro generaci parity a výstupy výsledku 106, 206 bloků 100, 200 pro nižší a vyšší polovinu slabiky jsou spojeny do výstupního vedení 03 výsledku a výstup obvodu 10 pro generaci parity je připojen na výstupní vedení 07 parity a výstup zakódovaného celkového přenosu obvodu 300 stanovení přenosů je připojen na výstupní vedení 09 celkového· přenosu a výstup obvodu 9 pro generaci signálu proudu je připojen na výstupní vedení 08 signálu porucha.

Zapojení aritmetické a logické jednotky v podrobnějším provedení podle obr. 2 je uspořádáno tak, že blok 100 pro nižší polovinu slabiky sestává ze vstupního obvodu 0, obvodu 1 pro podmínky přenosu, obvodu 2 nonekvivalence, obvodu 4 binárního součtu, obvodu 3 logických funkcí, výběrového a korekčního obvodu 5, obvodu S stanovení parity binárního součtu, obvodu 7 stanovení parity logických funkcí a výběrového obvodu 8 parity, přičemž vedení 00 s ovládacími signály, zakódovanými v bezpečnostním kódu je připojeno na ovládací vstup vstupního obvodu 0, výběrového a korekčního obvodu 5, obvodu 3 logických funkcí a výběrového obvodu 8 parity, vedení 010, 020 nižší poloviny prvého a druhého operandu je připojeno na prvý a druhý vstup vstupního obvodu 0, přičemž vstupní obvod

O má na výstup 101 logického součtu logický součet vstupních operandů po jednotlivých řádech, zakódovaný v bezpečnostním kódu jedna ze dvou a tento výstup je spojen vedením 101 se vstupem logického součtu obvodu 1 pro podmínky přenosu, obvodu 2 nonekvivalence, obvodu 4 binárního součtu, obvodu 3 logických funkcí a obvodu 6 stanovení parity binárního součtu, přičemž vistupní obvod 0 má na výstupu logického Součinu logický součin vstupních operandů po jednotlivých řádech, zakódovaný v bezpečnostním kódu jedna ze dvou a tento výstup je spojen vedením 102 se vstupem logického součinu obvodu 1 pro podmínky přenosu, obvodu 2 nonekvivalence, obvodu 4 binárního součtu, obvodu 3 logických funkcí a obvodu 6 stanovení parity binárního součtu, přičemž obvod 1 pro podmínky přenosu má na výstupu zakódované signály o generaci přenosu, generaci nepřenesu nebo průchodnosti přenosu v kódu jedna ze tří, které jsou spojeny do podmínkového výstupu 111 bloku 100 pro nižší polovinu statiky, přičemž obvod nonekvivalence má na výstupu 121 nionékvivalenci vstupních operandů po jednotlivých řádech, zakódovanou v bezpečnostním kódu jedna ze dvou a tento výstup 121 je spojen se vstupem nonekvivalence obvodu 4 binárního součtu, obvodu 3 logických funkcí, obvodu 6 parity binárního součtu 6, výběrového obvodu 8 parity a také se třetím vstupem bloku 9 pro generaci signálu porucha, přičemž vstup dolního přenosu do bloku 100 pro nižší polovinu slabiky v kódu jedna ze dvou je připojen na přenosový vstup obvodu 4 binárního součtu a obvodu 6 stanovení parity binárního součtu, zatímco vstup horního přenosu do bloku 100 pro nižší polovinu slabiky v kódu jedna ze dvou je připojen na přenosový vstup výběrového a korekčního obvodu 5 a výběrového obvodu 8 parity, přičemž výstup obvodu 4 binárního součtu je spojen vedením 141 se součtovým vstupem výběrového a korekčního obvodu 5 a dále je druhý a třetí řád binárního součtu zakódovaný v kódu jedna ze dvou připojen na pomocný vstup výběrového obvodu 8 parity a na pátý vstup bloku 9 pro regeneraci parity, přičemž výstup obvodu 3 logických funkcí je spojen vedením 131 β logickým vstupem výběrového a korekčního obvodu 5 a tentýž výstup, zakódovaný v kódu jedna ze dvou je ještě spojen vedením 131 se vstupem obvodu 7 pro stanovení parity logických funkcí, přičemž výstup výběrového a korekčního obvodu 6 je spojen s výstupním vedením 108 výsledku bloku 100 pro nižší polovinu slabiky, přičemž výstup obvodu 6 parity binárního součtu je spojen vedením 161 se vstupy parity binárního součtu výběrového obvodu 8 parity, přičemž výstup obvodu 7 stanovení parity logických funkcí zakódovaný v kódu jedna ze dvou, je spojen vedením 171 se sedmým vstupem obvodu 09 pro generaci signálu porucha a se vstupem parity logických funkcí výběrového obvodu 8 parity, jehož výstup je spojen vedením 181 s paritovým vstupem obvodu 10 pro generaci parity.

Činnost aritmetické a logické jednotky sčítání probíhá tak, že se současně v bloku 100 pro nižší a bloku 200 pro vyšší polovinu slabiky připraví v obvodu 1 pro stanovení podmínek přenosu podmínky přenosu 111, 211 v bezpečnostním kódu jedna ze tří. Tyto signály se zpracovávají v obvcech 300 pro stanovení přenosů současně pro všechny slabiky obvodu .a umožní na základě vstupního přenosu generovat signály o přenosu 04, 05 v kódu jedna ze dvou do obvodů 100, 200 pro nižší a vyšší polovinu slabiky. V těchto obvodech se během generace přenosů připravuje v obvodu 4 binárního součtu výstup binárního součtu pro přenos jedničkový a nulový a v nezávislém obvodu 6 stanovení parity binárního součtu výstup parity pro přenos jedničkový i nulový. Po· příchodu signálu o přenosech se na základě dolního přenosu vybere ve výběrovém a korekčním obvodu 5 příslušný binární součet a v případě dekadického součtu še provede eventuální korekce podle horního přenosu. Korekce spočívá v odečtení šestky od binárního součtu v jednoduchém kombinačním obvodu, umístěném ve výběrovém a korekčním obvodu 5, a týká se jen tří vyšších řádů binárního součtu. Současně se provede výběr parity podle dolního přenosu ve výběrovém obvodu 8 parity a v případě dekadického součtu ještě eventuální korekce parity podle horního přenosu. Kontrola správné činnosti aritmetické a logické jednotky se provádí v obvodu 9 pro generaci signálu porucha, kde se kontroluje parita vstupních operandů a dodržení bezpečnostního kódu u společných signálů, používaných současně v obvodu 4 binárního součtu a v obvodu 6 stanovení parity, jejichž nedetekovaná porucha by mohla vést k nedetekované chybě výsledku. Kontrola společných signálů se provádí přes tranzitní obvody 2 nonekvivalence, přes tranzitní obvod 3 logických funkcí a tranzitní obvod 7 stanovení parity logických funkcí kontrolou jeho výstupu 171. Aby bylo možno provádět tuto kontrolu, je při aritmetických operacích nastaven ovládacími signály obvod 3 logických funkcí na funkci nonekvivalence.

Obvod 300 stanovení přenosů je tranzitní pro poruchu a jeho činnost se kontroluje dodržením bezpečnostního kódu jedna ze dvou na výstupech 04, 05 a tak dále. Tento kód se kontroluje po průchodu obvodem 4 binárního součtu kontrolou bezpečnostního kódu jedna ze dvou u dvou výstupních bitů spojených vedením 141 s obvodem 9 pro generaci signálu porucha. Zmíněné dva bity jsou potřebné v kódu jedna ze dvou také pro korekci při dekadických operacích a kontrola na výstupu obvodu 4 binárního součtu slouží současně pro kontrolu společných vstupů do nezávislého výběrového a korekčního obvodu 5 a výběrového obvodu 8 parity.

Parita vstupních operandů se kontroluje pomocí výstupu 121 obvodu 2 nonekvivalence, zavedeného do bloku 9.

Při logických operacích se provede v obvodu 3 logických funkcí výběr požadované funkce, to jest logický součin, součet nebo nonekvivalence a požadovaná funkce se přenese v bezpečnostním kódu jedna ze dvou do obvodu 7 stanovení parity logických funkcí, jehož výstup se kontroluje v obvodu 9 pro generaci signálu porucha. Výstup logické funkce a její parity se uskuteční přes výběrový a korekční obvod 5 a výběrový obvod 8 parity. *

Zapojení je vhodné zvláště pro realizaci na polozákaznických obvodech čili hradlových polích. Zapojení podle vynálezu slouží v procesoru samočinného počítače pro sestavení aritmetických a logických obvodů s velkou šířkou toku dat, například 64 bitů.

Claims (2)

1. Zapojení aritmetické a logické jednotky provádějící funkci binární i dekadické aritmetiky a logické funkce, vyznačující se tím, že je sestaveno z takzvaných řetězových obvodů pro osmibitové operandy s paritou, to jest pro jednu slabiku, a z obvodu (300) pro stanovení přenosů, přičemž každý řezový obvod sestává ze dvou stejně zapojených bloků (100, 200) pro nižší a vyšší polovinu slabiky a z obvodu ['9) pro generaci signálu porucha a z obvodu (10) pro generaci parity, přičemž vedení (00) pro ovládací signály jsou připojena na ovládací vstup bloků (100, 200) pro nižší a vyšší polovinu slabiky a vedení (010, 020) nižší poloviny prvého a druhého operandu jsou připojena na prvý a druhý vstup bloku (100) pro nižší polovinu slabiky, zatímco vedení (011, 02.1) vyšší poloviny prvého a druhého operandu jsou připojena na prvý a druhý vstup bloku (200) pro vyšší polovinu slabiky a přívody (012, 022) paritových bitů prvého a druhého operandu jsou připojeny na prvý a druhý vstup obvodu (9) pro generaci signálu porucha a přívod (03) zakódovaného vstupního přenosu je připojen na vstup dolního přenosu bloku (100) pro nižší polovinu slabiky a na přenosový vstup obvodu (300) stanovení přenosů, zatímco na vstup horního přenosu bloku (100) pro nižší polovinu slabiky je připojeno vedení (04) zakódovaného přenosu z obvodu (300) stanovení přenosů, přičemž totéž vedení (04) je připojeno do bloku (200) pro vyšší polovinu slabiky na vstup dolního přenosu a na vstup horního přenosu bloku (200) pro vyšší polovinu slabiky je připojeno· vedení (05) zakódovaného druhého přenosu z obvodu (300) pro stanovení přenosů, přičemž vedení (111, 211 j zakódovaných podmínek z podmínkových výstupů bloků (100, 200) pro nižší a vyšší polovinu slabiky jsou připojena na prvý a druhý podmínkový vstup obvodu (300) stanovení přenosů, přičemž výstupy nonekvivalence prvého a druhého operandu bloků (100, 200) pro nižší a vyšší polovinu slabiky jsou připojeny vedeními (121, 221) na třetí a čtvrtý vstup bloku (9) pro generaci signálu porucha, výstupy zakódovaných dvou řádů binárního součtu bloků

VYNALEZU (100, 200) pro nižší a vyšší polovinu slabiky jsou spojeny vedeními (141, 241 j s pátým a šestým vstupem bloku (9) pro generaci signálu porucha a výstupy zakódované parity logických funkcí bloků (100, 200) pro nižší a vyšší polovinu slabiky jsou spojeny vedeními (171, 271) se sedihým a osmým vstupem bloku (9) pro generaci signálů porucha a výstupy celkové parity bloků (100, 200) pro nižší a vyšší polovinu slabiky jsou spojeny vedeními (181, 281} s prvým a druhým vstupem obvodu (10) pro generaci parity a výstupy výsledku (106, 206) bloků (100, 200] pro· nižší a vyšší polovinu slabiky jsou spojeny do výstupního vedení (06) výsledku a výstup obvodu (10) pro generaci parity je připojen na výstupní vedení (07) parity a výstup zakódovaného celkového přenosu obvodu (300) stanovení přenosů je připojen na výstupní vedení (09} celkového přenosu a výstup obvodu (9) pro generaci signálu porucha je připojen na výstupní vedení (08) signálu porucha.

2. Zapojení aritmetické a logické jednotky podle bodu 1, vyznačující se tím, že blok (100) pro nižší polovinu slabiky sestává ze vstupního obvodu (0), obvodu (1) pro podmínky přenosu, obvodu (2) nonekvivalence, obvodu (4j binárního součtu, obvodu (3) logických funkcí, výběrového a korekčního obvodu (5), obvodu (6) stanovení parity binárního součtu, obvodu (7) stanovení parity logických funkcí a výběrového obvodu (8) parity, přičemž vedení (00) pro ovládací signály, zakódované v bezpečnostním kódu je připojeno· na ovládací vstup vstupního obvodu (0), výběrového a korekčního obvodu (5), obvodu (3) logických funkcí a výběrového obvodu (8) parity, vedení (010, 020) nižší poloviny prvého- a druhého operandu je připojeno na prvý a druhý vstup vstupního obvodu (Oj, přičemž vstupní obvod (Oj má výstup (10,1) logického součtu spojen vedením (101) se vstupem logického součtu obvodu (lj pro podmínky přenosu, obvodu (2) nonekvivalence, obvodu (4) binárního součtu, obvodu (3) logických funkcí a obvodu (6) stanovení parity binárního součtu, přičemž vstupní ob243142 vod (0) má výstup logického součinu spojen vedením (102) se vstupem logického součinu obvodu (1) pro podmínky přenosu, obvodu (2) nonekvivalence, obvodu (4) binárního součtu, obvodu (3) logických funkcí o obvodu (6) stanovení parity binárního součtu, přičemž obvod (1) pro podmínky přenosu má výstup spojený do podmínkového výstupu (111) bloku (100) pro nižší polovinu slabiky, přičemž obvod (2) nonekvivalence má výstup (121) nonekvivalence vstupních operandů po jednotlivých řádech spojen se vstupem nonekvivalence obvodu (4) binárního součtu, obvodu (3) logických funkcí, obvodu (6) parity binárního součtu, výběrového obvodu (8) parity a také se třetím vstupem bloku (9) pro generaci signálu porucha, přičemž vstup dolního přenosu do bloku (100) pro nižší polovinu slabiky v kódu jedna ze dvou je připojen na přenosový vstup obvodu (4) binárního součtu a obvodu (6) stanovení parity binárního součtu, zatímco vstup horního přenosu do bloku (100) pro nižší polovinu slabiky v kódu jedna ze dvou je připojen na přenosový vstup výběrového a korekčního Obvodu (5) a výběrového obvodu (8) parity, přičemž výstup obvodu (4) binárního součtu je spojen

Vedením (141) se součtovým vstupem výběrového a korekčního obvodu (5) a dále je druhý řád binárního součtu zakódovaný v kódu jedna ze dvou připojen na pomocný vstup výběrového obvodu (8) parity a na pátý vstup bloku (9) pro generaci signálu poruchy, přičemž výstup obvodu (3) logických funkcí je spojen vedením (131) s logickým vstupem výběrového a korekčního obvodu (5) a tentýž výstup, zakódovaný v kódu jedna ze dvou je ještě spojen vedením (131) se vstupem obvodu (7) pro stanovení parity logických funkcí, přičemž výstup výběrového a korekčního obvodu (5) je spojen s výstupním vedením (106) výsledku bloku (100) pro nižší polovinu slabiky, přičemž výstup obvodu (6) parity binárního součtuje spojen vedením (161) se vstupem parity binárního součtu výběrového obvodu (8) parity, přičemž výstup obvodu (7) stanovení parity logických funkcí, zakódovaný v kódu jedna ze dvou, je spojen vedením (171) se sedmým vstupem obvodu (9) pro generaci signálu porucha a se vstupem parity logických funkcí výběrového obvodu (8) parity, jehož výstup je spojen vedením (181) s paritovým vstupem obvodu (10) pro generaci parity.·