CS244583B1

CS244583B1 - Sinus signal's positive half-waves digital generator connection

Info

Publication number: CS244583B1
Application number: CS849528A
Authority: CS
Inventors: Ivan Vonkomer; Pavol Sperka
Original assignee: Ivan Vonkomer; Pavol Sperka
Priority date: 1984-12-10
Filing date: 1984-12-10
Publication date: 1986-07-17
Also published as: CS952884A1

Abstract

Riešenie sa týká zapojenia číslicového generátora kladných polvln sinusového signálu pre frekvenčnýr měnič k elekricřkému striedavému motoru. Zapojenie je připojené ku generátoru zadávacích iimpul- zov a k deličke s deliacim pomerom 32 a pozostáva z vratného čítača, dvoch logických členov NAND, derivačného člena a D/A prevodníka, ktoré sú vzájemné spojené tak, že výstup generátora zadávacej frek- vencie je spojený s prvými vstupmi logických členov NAND, ktorých výstupy sú připojené na vstupy pre ěítanie vpřed a číta- nie vzad, vratného čítača. Druhé vstupy logických členov NAND sú spojené dvomi vý- stupmi deličky. Prvý výstup deličky dvomi je připojený na vstup derivačného člena, ktorého výstup je připojený na nulovací vstup vratného čítača. Výstupy vratného čítača sú připojené na vstupy D/A prevodníka, na výstupe ktorého sú teda generované kladné polvlny sinusového signálu.The solution relates to the connection of a digital generator of positive sine wave signals to a frequency converter to an electric AC motor. The wiring is connected to the input pulse generator and to the split ratio 32 and consists of a return counter, two NAND logic members, a derivative member, and a D / A converter that are interconnected so that the input frequency generator output is coupled to the first inputs of the NAND logic members whose outputs are connected to inputs for forward and backward readings, a return counter. The second inputs of the NAND logical members are connected by two delta outputs. The first output of the delimiter is connected to the input of the derivate member whose output is connected to the resetting counter of the return counter. The return counters outputs are connected to the D / A converter inputs, at which positive sinusoidal waveforms are generated.

Description

(54) Zapojenie číslicového generátora kladných polvín sinusového signálu(54) Connection of digital generator of positive sinusoidal signal

Riešenie sa týká zapojenia číslicového generálova kladných polvln sinusového signálu pre frekvenčný měnič k elekricřkému striedavému motoru. Zapojenie je připojené ku generátoru zadávacích iimpulzov a k deličke s deliacim pomerom 32 a pozostáva z vratného čítača, dvoch logických členov NAND, derivačného člena a D/A prevodníka, ktoré sú vzájomne spojené tak, že výstup generátora zadávacej frekvencie je spojený s prvými vstupmi logických členov NAND, ktorých výstupy sú připojené na vstupy pre čítanie vpřed a čítanie vzad, vratného čítača. Druhé vstupy logických členov NAND sú spojené dvomi výstupmi deličky. Prvý výstup deličky dvomi je připojený na vstup derivačného člena, ktorého výstup je připojený na nulovací vstup vratného čítača. Výstupy vratného čítača sú připojené na vstupy D/A prevodníka, na výstupe ktorého sú teda generované kladné polvlny sinusového signálu.The solution relates to the connection of a digital generator positive half-wave of a sinusoidal signal for a frequency converter to an electric AC motor. The wiring is connected to the input pulse generator and to the divider with a split ratio of 32 and consists of a return counter, two NAND logic elements, a derivative element and a D / A converter that are connected to each other so that the input frequency generator output is coupled to the first inputs of the logic elements. NAND whose outputs are connected to the read-back and read-back inputs of the return counter. The second inputs of the NAND logic elements are connected by two outputs of the divider. The first output of the divider by two is connected to the input of the differentiator, the output of which is connected to the reset input of the return counter. The outputs of the return counter are connected to the inputs of the D / A converter, at the output of which positive sinusoidal signal half-waves are generated.

Vynález sa týká zapojenia číslicového generátore kladných polvín sinusového signálu, pre frekvenčný měnič k elektrickému striedavému motoru.The invention relates to the connection of a digital sinusoidal positive-wave generator for a frequency converter to an electric AC motor.

K riadeniu silových častí frekvenčných meničov sa používá hlavně sinusový signál. Tento signál je možné generovat analógovou alebo číslicovou cestou. Analogovo vytvořený sinusový signál je možné z hradiska zfázovania použit vo váčšine prípadov len pri jednofázových motoroch, k vytvoreniu sinusového signálu číslicovou cestou sa používá digitálno .analogový převodník, ktorý vychádza poměrně zložitý. Zložitosť vyplývá z nutnosti generovania kladných aj záporných polvín sinusového signálu.The sinusoidal signal is mainly used to control the power parts of frequency converters. This signal can be generated by analogue or digital means. In most cases, analogue sine wave signals can only be used in single-phase motors from a phasing point, and a digital analogue converter, which is relatively complex, is used to generate a sine wave signal in the digital path. The complexity results from the need to generate positive and negative sinuses of the sine signal.

Tieto nevýhody sú odstránené riešením, ktorého podstata spočívá v tom, že obsahuje generátor zadávacích impulzov, ktorý je svojím výstupom spojená so vstupom deličky a s prvým vstupom dvoch logických členov NAND, výstupy logických členov NAND sú přivedené na vstupy vratného čítača, ktorého výstupy sú připojené na vstupy D/A prevodníka. Výstupy deličky sú spojené s druhými vstupmi logických členov NAND a prvý výstup deličky je spojený so vstupom derivačného člena, ktorého výstup je spojený s třetím vstupom vratného čítača.These disadvantages are eliminated by the solution, which consists in that it contains an input pulse generator which is connected to the input of the divider and to the first input of two NAND logic elements, the outputs of the NAND logic elements being connected to the inputs of a return counter whose outputs are connected to D / A converter inputs. The divider outputs are coupled to the second inputs of the NAND logic elements and the first divider output is coupled to the input of the derivative member whose output is coupled to the third input of the return counter.

Výhodou tohto riešenia je, že tvoří jednoduchý generátor kladných polvín sinusového signálu, ktorý aj spolu so svojou nadstavbou nahradzujúcou generátor kompletného signálu, je jednoduchší ako používané generátory sinusového signálu pracujúce na báze analógovej, alebo doteraz používanej číslicovej.The advantage of this solution is that it forms a simple positive sinusoidal generator of sinusoidal signal, which, together with its superstructure replacing the complete signal generator, is simpler than the used sinusoidal signal generators based on analogue or so far used digital ones.

Příklad prevedenia vynálezu je v blokovej schéme znázorněný na pripojenom výkrese.An exemplary embodiment of the invention is shown in the block diagram in the accompanying drawing.

Zapojenie číslicového generátora je připojené k základnému prevedeniu, buď ku každej fáze trojfázového generátora slgnálov, natočených po 120°, alebo k jednofázovému generátoru. Taký generátor je tvořeny generátorom zadávacích impulzov 1, ktorý je spojený svojím výstupom 11 so vstupom 21 deličky 2 a so vstupmi 32, 42 logických členov NAND 3, 4. Výstup 33 logického člena NAND 3 je spojený so vstupom 81 pre čítanie vpřed vratného čítača 6 a výstup 43 logického člena NAND 4 so vstupom 62 pre čítanie vzad vratného čítača 6. Výstupy 64, 65, 66, 67, sú spojené so vstupmi 71, 72, 73, 74 D/A prevodníka 7. Výstup 22 deličky 2 je spojený so vstupom 51 derivačného člena 5, ktorého výstup 52 je spojený so vstupom 63 vratného čítača 6 a so vstupom 31 logického člena NAND 4. Na výstupe 75 D/A prevodníka 7 je výstupný signál.The wiring of the digital generator is connected to the basic design, either to each phase of a three-phase 120 ° rotary generator or to a single-phase generator. Such a generator consists of an input pulse generator 1 which is connected by its output 11 to the input 21 of the divider 2 and to the inputs 32, 42 of the NAND logic elements 4, 4. The output 33 of the logic element NAND 3 is connected to the input 81 for reading forward of the return counter 6 and the output 43 of the NAND logic element 4 with the input 62 for reading back the counter 6. The outputs 64, 65, 66, 67 are connected to the inputs 71, 72, 73, 74 of the D / A converter 7. the input 51 of the derivative member 5, the output 52 of which is connected to the input 63 of the return counter 6 and the input 31 of the logic element NAND 4. The output 75 of the D / A converter 7 has an output signal.

Toto zapojenie pracuje tak, že impulzy z výstupu 11 generátora zadávacej frekvencie, prichádzajú na vstup 21 deličky 2, ktorá pracuje s deliacim pomerom 32. Na výstupe 23 deličky 2 je signál invertovaný oproti výstupu 22. Keď signál na vstupe 51 derivačného člena 5 změní logickú úroveň z log „0“ na log „1“, na výstupe 52 tohto člena sa objaví krátký impulz, ktorý cez vstup 63 vratného čítača 6, přednastaví výstupy 64, 65, 66, 67, na logický stav 0000. Zároveň sa log ,,1“ na vstupe 31 logického člena NAND 3, odblokuje přechod impulzov vstupom 32 tohto člena na jeho výstup 33, teda do vstupu 61 vratného čítača 6, ktorého stav sa zváčšuje už na stav 1111, v tom okamihu z výstupu 22 deličky 2 přivedený signál o úrovni log „0“, ktorým sú zablokované impulzy na výstupe 33 logického člena NAND 3. Teda na výstupe 23 sa objaví signál o úrovni log „1“, ktorý sa prenesie na vstup 41 logického člena NAND 4, teda je odblokovaný přechod impulzov z výstupu 11 bloku 1 cez výstup 43 logického člena 4 na vstup 62 vratného čítača, čím sa stav vratného čítača zmenšuje až na stav 0000. V tom okamihu sa na výstupe 22 deličky 2, změní logický stav z log „0“ na log „1“, teda na výstupe 52 derivačného člena 5, objaví krátký impulz, ktorý nastaví stav vratného čítača na 0000. Z hfadiska zabezpečenia proti rušeniu. Výstupy 64, 65, 66, 67, vratného čítača 6, sú přivedené na vstupy 71, 72, 73, 74, prevodníka, na výstupe 75, ktorého sa objavujú kladné polvlny sinusového signálu a každá polvlna je aproximovaná 32 roznymi stavmi.This circuit works so that the pulses from the input 11 of the input frequency generator arrive at the input 21 of the divider 2, which operates at a splitting ratio 32. At the output 23 of the divider 2, the signal is inverted level from log "0" to log "1", a short pulse appears on output 52 of this member, which presets outputs 64, 65, 66, 67 to logical state 0000 via input 63 of the return counter 6, 1 'at the input 31 of the NAND logic element 3, unblocks the pulse transition through the input 32 of this element to its output 33, i.e. to the input 61 of the return counter 6, the state of which is already increasing to 1111. Thus, at the output 23 a signal of the log level "1" appears, which is transmitted to the input 41 of the NAND 4 logic element. The pulse transition from output 11 of block 1 via output 43 of logic member 4 to input 62 of the return counter is unlocked, thereby decreasing the status of the return counter to 0000. At this point, the output 22 of the divider 2 "On the log" 1 ", that is, at the output 52 of the derivative member 5, a short pulse appears which sets the status of the return counter to 0000. In terms of interference protection. The outputs 64, 65, 66, 67 of the return counter 6 are connected to the inputs 71, 72, 73, 74 of the converter, at the output 75, which appear positive half-waves of the sine signal and each half-wave is approximated by 32 different states.

Claims

SUBJECT

Connection of a digital sine wave positive generator for a frequency converter to an electric AC motor, characterized in that it comprises NAND logic elements (3, 4), which are connected to the output (11) of the input pulse generator (11) by their inputs (32, 42). 1), wherein the return counter (6) is connected by its inputs (61, 62) to the outputs (33, 43) of the NAND logic elements (3, 4), wherein the derivative member (5) is connected to its output by its input (51) (22) a divider (2) whose output (22) is connected to the input (31) of the first NAND logic member (3) and its output (23) is connected to the input (41) of the logical second NAND member (4) while ¹ wherein the output (52) of the derivative member (5) is connected to the input (63) of the return counter (6), whose outputs (64, 65, 66, 67) are connected to the inputs (71, 72, 73, 74]. / A converter (7).