CS244279B1

CS244279B1 - Wiring a circuit for evaluating a pulse transducer, in particular position or speed

Info

Publication number: CS244279B1
Application number: CS849734A
Authority: CS
Inventors: Oldrich Podzimek
Original assignee: Oldrich Podzimek
Priority date: 1984-12-13
Filing date: 1984-12-13
Publication date: 1986-07-17
Also published as: CS973484A1

Abstract

Zapojení obvodu má tu vlastnost, že odstraňuje zákmity na hranách impulsů, které přicházejí ze snímače. Je toho dosaženo tím, že po příchodu ná- běžné nebo sestupné hrany se na určitou dobu zablokují monostabilní klopné obvo dy, které vyhodnocují změnu stavu signá lu ze snímače. Doba zablokování může být bu3 konstantní, nebo závislá na kmitočtu signálu ze snímače, čímž se dosáhne kon stantní relativní doby zablokování mono- stabilních klopných obvodu.The circuit connection has the property of eliminating oscillations on the edges of the pulses coming from the sensor. This is achieved by blocking the monostable flip-flops for a certain time after the arrival of a rising or falling edge, which evaluate the change in the state of the signal from the sensor. The blocking time can be either constant or dependent on the frequency of the signal from the sensor, thus achieving a constant relative blocking time of the monostable flip-flops.

Description

Předložený vynález se týká zapojení obvodu pro vyhodnocení impulsního snímače, zejména polohy nebo rychlosti.The present invention relates to a circuit for evaluating a pulse sensor, in particular position or velocity.

Výstup impulsních snímačů, zejména polohy nebo rychlosti, je tvořen elektrickými impulsy, jejichž kmitočet závisí na dělení kódového kotouče a rychlosti změny polohy. Pro zvýšení rozlišovací schopnosti snímače se využívá náběžné i sestupné hrany impulsů. Při .změně stavu z logické úrovně 0 na 1. nebo naopak může zejména při nízkých rychlostech např. vlivem chvění docházet k nežádoucím zákmitům, které zkreslují skutečný počet prošlých impulsů.The output of the pulse sensors, in particular of position or velocity, consists of electrical pulses, the frequency of which depends on the division of the code disc and the rate of change of position. Leading and falling edges of the pulses are used to increase the resolution of the sensor. When the state changes from logic level 0 to 1 or vice versa, particularly at low speeds, for example due to vibration, undesirable flicker may occur, which distorts the actual number of pulses passed.

Tyto nsvýhody jsou v podstatě odstraněny zapojením podle vynálezu jehož podstata spočívá v tom, že výstup snímače je připojen na spouštěcí vstup alespoň jednoho monostabilního klopného obvodu, jehož výstupy jsou přímo nebo přes součtový člen zapojeny na výstup kmitočtu, na kterýje rovněž připojen ovládacím vstupem spínač, zapojený paralelná k integračnímu kondenzátoru integrátoru. Integrátor je svým vstupem zapojen na zdroj napětí a výstupem na oyíádací vstup komparátoru, jehož druhý vstup je připojen na zdroj referenčního napětí a výstup na blokovací vstupy monostabilních klopných obvodů.These disadvantages are substantially eliminated by the circuit according to the invention, characterized in that the output of the sensor is connected to the trigger input of at least one monostable flip-flop whose outputs are connected directly or via a summation to a frequency output to which a switch is also connected. connected in parallel to the integrator integration capacitor. The integrator is connected by its input to the voltage source and the output to the comparator input input, the second input of which is connected to the reference voltage source and the output to the blocking inputs of monostable flip-flops.

244 279244 279

Nové a vyšší účinky jsou dosaženy tím, že se vyhodnotí první změna stavu signálu ze snímače a po určitou dobu se zablokuje klopný obvod spouštěný hranou impulsu. Přitom musí být zajištěno, že doba blokování je kratší než doba trvání daného stavu signálu ze snímače.New and higher effects are achieved by evaluating the first change in the signal state of the sensor and blocking the flip-flop for a certain period of time. It must be ensured that the blocking time is shorter than the duration of the given state of the sensor signal.

Příklad konkrétního provedení zapojení pbvodu podle vynálezu je na přiložených výkresech, kde na obr. 1 je blokové schéma zapojení, na obr. 2 je časový diagram průběhu signálu v uzlových bodech obvodu.An example of a particular embodiment of a circuit according to the invention is shown in the accompanying drawings, in which Fig. 1 is a block diagram of the circuit;

Výstup snímače SN, jak je patrno z obr. 1, je připojen na spouštěcí vstupy Sl, S2 monostabilních klopných obvodů MK01, MK02, jejichž výstupy jsou přes součtový člen SČ zapojeny na výstup F kmitočtu, na který je rovněž připojen ovládacím vstupem x spínač SP, zapojený paralelně k integračnímu kondenzátoru C integrátoru I. Integrátor I je svým vstupem zapojen na zdroj Z napětí a výstupem na ovládací vstup OVl· komparátoru K. Druhý vstup fcomparátoru K je připojen na zdroj referenčního napětí REF a výstup na blokovací vstupy Rl, R2 monostabilních klopných obvodů MK01, MK02. Převodník kmitočet-napětí FU je zapojen vstupem na výstup F kmitočtu a výstupem na zdroj Z napětí.The sensor output SN, as shown in Fig. 1, is connected to the trigger inputs S1, S2 of the monostable flip-flop circuits MK01, MK02, whose outputs are connected to the output F of the frequency via the summation of the SC, to which , connected in parallel to the integrating capacitor C of integrator I. The integrator I is connected via its input to the power supply Z and the output to the control input OV1 · of comparator K. The second input of comparator K is connected to the reference voltage REF and output to the blocking inputs R1, R2 flip-flops MK01, MK02. The frequency-to-voltage converter FU is connected by input to frequency output F and output to voltage source Z.

Výstupy monostabilních klopných obvodů MK01, MK02, z nichž jeden reaguje na náběžnou a druhý na sestupnou hranu impulsu, jsou zavedeny do součtového členu SČ, který slučuje jejich funkci. Na výstupu součtového členu SČ je kmitočet dvojnásobný proti výstupu snímače SN. Výstup součtového členu SČ je připojen na ovládací vstup x spínače SP, který při aktivním stavu výstupu součtového členu SČ sepne a přemostí kondenzátor C integračního obvodu I, tvořeného odporem R, integračním kondenzátořem popř. operačním zesilovačem QZ.The outputs of the monostable flip-flop circuits MK01, MK02, one of which reacts to the rising and the other to the falling edge of the pulse, are fed to the summation element of the SC which combines their function. At the output of the summation element the frequency is twice that of the output of the SN sensor. The output of the summation element is connected to the control input x of the switch SP, which, when the summation element of the summation element is active, closes and bridges the capacitor C of the integration circuit I formed by the resistor R, the integration capacitor or. with operational amplifier QZ.

Integrační obvod I je v komparátoru K porovnán s referenčním napětím REF. Při změně stavu výstupu snímače SN vytvoří jeden z monostabilních klopných obvodů MK01, MK02 puls konstantní šířky, který sepne přes součtový Člen SČ spínač SP_f a tím vybije kondenzátor C. Komparátor K změní svůj stav tak, že zablokuje monostabilní klopné obvody MK01, MK02 až do doby,The integration circuit I in the comparator K is compared with the reference voltage REF. When changing the output status of the SN sensor output, one of the monostable flip-flops MK01, MK02 generates a constant-width pulse that closes the SP _f switch over the summation element SP to discharge capacitor C. Comparator K changes its state by blocking the monostable flip-flops until,

244 279 než se opět nabije kondenzátor C přes odpor R ze zdroje Z napětí na úroveň referenčního napětí REP. Tím se případné zákmity na hraně impulsů ze snímače SN odstraní· Je výhodné, je-li zdroj Z napětí tvořen převodníkem kmitočetnapětí FU« Tím se udržuje konstantní, relativní doba zablokování monostabilních klopných obvodů MKQ1, MK02.244 279 before the capacitor C is recharged via a resistor R from a voltage source Z to a reference voltage level REP. It is advantageous if the Z voltage source is a frequency converter FU «. This keeps a constant, relative blocking time of the monostable flip-flops MKQ1, MK02.

Na obr. 2 je oasový diagram průběhů signálů v uzlových bodech obvodu. Logické provně některých signálů mohou být invertovány, záleží na konkrétním zapření jednotlivých obvodů.Fig. 2 is a timing diagram of waveforms at nodal points of the circuit. The logic of some signals can be inverted, depending on the particular deny of the individual circuits.

Claims

SUBJECT OF THE INVENTION

A circuit for evaluating a pulse deceleration, in particular a position or velocity, characterized in that the output of the sensor (SH) is connected to the trigger input (S1, S2) of at least one monostable flip-flop (MK01, MK02). via a summation element (SC) connected to a frequency output (P) to which a switch (SP) is also connected via a control input (x), connected in parallel to the integrating capacitor (C) of the integrator (I), the integrator (I) being input connected to voltage source (Z) and output to control input (OVL) of comparator (K), whose second input is connected to reference voltage source (REP) and output to blocking inputs (R1, R2) of monostable flip-flops (MK01, MK02) ).

The second circuit arrangement for evaluating the pulse encoder according to point L _R, characterized in that the frequency-voltage converter (PTR) is connected to the input output (P) and the output frequency of the source (Z) voltage.