CS243819B1 - Obvod pro rozlišení signálů s kmitočty v poměru 1:2 - Google Patents
Obvod pro rozlišení signálů s kmitočty v poměru 1:2 Download PDFInfo
- Publication number
- CS243819B1 CS243819B1 CS843423A CS342384A CS243819B1 CS 243819 B1 CS243819 B1 CS 243819B1 CS 843423 A CS843423 A CS 843423A CS 342384 A CS342384 A CS 342384A CS 243819 B1 CS243819 B1 CS 243819B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- circuit
- signal
- input
- output
- frequency
- Prior art date
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Obvod nahrazuje zapojení pracující s analogovým signálem, vyžadující několik nastavovacích prvků, vysoce spolehlivým číslicovým obvodem bez regulačních prvků, v širokém rozsahu nezávislým na odchylce signálu od jmenovité frekvence. Obvod zpracovává analogový signál zesílený do limitace, přivedený na vstup obvodu a rozhoduje o obsahu informace podle jednoduchého matematického vztahu. Na výstupu obvodu je digitální Informace a hodinový signál použitelný v obvodech typu UART, USART. Obvod je možno využít zvláště při záznamu digitální informace na pohybující se magnetické médium, kde dochází ke kolísání rychlosti média, u zařízení s kmitočtovými ústřednami, kde vystupuje potřeba snadné změny pracovního kmitočtu, u modemů, u zařízení řízených mikroprocesory a u aplikací, kde nelze zaručit věrný přenos frekvenčně modulovaného signálu.
Description
Vynález se týká obvodu pro rozlišení signálů s kmitočty v poměru 1:2, který vyhodnocuje kmitočet signálů a určuje digitální informaci, kterou signály nesou. Signály nesoucí digitální informaci, mají frekvence v poměru 1:2. Odchylky frekvencí od nominálních hodnot nemají na vyhodnocení vliv.
Převod frekvence na digitální informaci se provádí pomocí obvodů, které'určitým způsobem převádějí změnu frekvence na změnu napětí.
Počítací demodulátor pracuje na principu odměřování náboje a jeho následné integrace.' Výstupní napětí je lineárně úměrné četnosti pulsů odvozených ze vstupního signálu v určitém časovém intervalu.
Monostabilním klopným obvodem se vytvářejí stejné impulsy s kmitočtem shodným se vstupním signálem. Impulsy se integrují a vzniklé napětí je úměrné frekvenci vstupního signálu.
Z tohoto napětí se odvozuje digitální informace, kterou signál nesl.
Výhodou obvodu je jednoduchá realizace, která vyžaduje k určení pracovní frekvenční oblasti pouze RC prvky. Obvod je použitelný v široké oblasti pracovních frekvencí. Nevýhodou obvodu je nutnost změny RC prvků při použití jiných pracovních kmitočtů a závislost správného vyhodnocení signálu na přesnosti kmitočtu vstupních signálů.
Demodulátor s fázovým závěsem je obvod, kde se fáze vstupního signálu porovnává s fází napětí oscilátoru ve fázovém demodulátoru. Fázový demodulátor dává na výstupu napětí úměrné vzájemné fázové odchylce obou vstupních napětí.
Oscilátor může kmitat na vstupním přijímaném kmitočtu nebo na některé jeho harmonické.
V synchronizovaném stavu sleduje oscilátor kmitočtové změny vstupního signálu, K tomu dostává řídicí napětí od fázového demodulátoru, které zároveň představuje demodulovaný vstupní signál a po zpracování digitální informaci.
Výhodou obvodu je jednoduchá realizace s několika integrovanými obvody, která vyžaduje k určení pracovní frekvenční oblasti pouze RC prvky. Obvod je použitelný v široké oblasti pracovních frekvencí.
Nevýhodou obvodu je nutnost změny RC prvků při použití jiných pracovních kmitočtů a závislost správného vyhodnocení signálu na přesnosti kmitočtu vstupních signálů. Nevýhodou je tepelná závislost RC obvodů a závislost na stabilitě napájecího napětí.
Výše uvedené nedostatky řeší vynález, jehož podstata spočívá v tom, že signálový vstup je připojen přes tvarovač, derivační obvod a dekodér na výstup dat. Derivační výstup derivačního obvodu je připojen zároveň přes obvod rekonstrukce a obvod synchronizace na výstup hodin dat. Dekódovací výstup dekodéru je připojen zároveň na fázovací vstup obvodu synchronizace.
Zároveň může být řídicí vstup připojen na taktovací vstup tvarovače, na taktovací vstup derivačního obvodu, na taktovací vstup obvodu rekonstrukce a na taktovací vstup dekodéru.
Výhodou vynálezu je možnost změny pracovního kmitočtu změnou řídicího signálu na taktovacím vstupu, bez potřeby změny časových konstant v obvodu, nezávislost správného vyhodnocení signálu na přesnosti kmitočtu vstupních signálů a tepelná stabilita obvodu. Všechny tyto vlastnosti umožňují výhodné nasazení obvodu, zvláště v oblasti programovatelných struktur.
Blíže bude vynález objasněn na připojených výkresech, kde na obr. 1 je princip vynálezu, na obr. 2 je princip vynálezu s řídicím vstupem, na obr. 3 je jedno z možných provedení vynálezu, a na obr. 4 jsou průběhy signálů v uzlových bodech zapojení z obr. 3.
V obvodu podle obr. 1 se přivádí signál ze signálového vstupu 2 na tvarovač 2. Tvarovací výstup 22 tvarovače £ je připojen na derivační vstup 31 derivačního obvodu 3. Derlvační výstup 32 derivačního obvodu 3 je.připojen na dekódovací ystup 41 dekodéru 4.
Dekódovací výstup 42 je připojen na výstup dat T.. Derlvační výstup 32 je zároveň připojen na rekonstrukční vstup 51 obvodu rekonstrukce 5. Rekonstrukční výstup 52 je připojen na synchronizační vstup 61 obvodu synchronizace £. Synchronizační výstup 62 je připojen na výstup, hodin daťJJ. Dekódovací výatup 42 je zároveň připojen na fázovací vstup 63 obvodu synchronizace £.
Signál s frekvencemi v poměru 1:2 je přiveden ze signálového vstupu 2 na tvarovací vstup 21 tvarovače 2_. Tvarovač 2_ upraví signál na úroveň a tvar vhodný pro činnost derivačního obvodu 2·
Derivační obvod 2 odvodí z náběžné a sestupné hrany signálu pulsy. Tyto pulsy se vedou na dekodér 2· Dekodér 2 určí podle-vzdálenosti pulsů, zda je přítomna vyšší nebo nižší frekvence. Na dekódovacím výstupu 42 je signál, u kterého například logická 0 odpovídá nižší frekvenci vstupního signálu a loglská 1 odpovídá vyšší frekvenci vstupního signálu.
Signál z dekódovacího výstupu 42 je přiveden na výstup dat 2 a nese digitální informaci obsaženou v signálu na signálovém vstupu 2· Pro správné vyhodnocení signálu je však nutné určit okamžik, kdy je hodnota na výstupu dat 2 zaručeně platná.
Tomu účelu slouží obvod rekonstrukce 2 a obvod synchronizace 6_. Na rekonstrukční vstup 51 obvodu rekonstrukce 2 se přivádějí pulsy vyrobené derivačním obvodem 2· Obvod rekonstrukce 2 z těchto pulsů vybere pulsy určující počátek a střed bitového intervalu a obvod synchronizace 2 vybere pulsy odpovídající středu bitového intervalu.
Aby pulsy na synchronizačním výstupu 62 zavedené na výstup hodin dat 2 skutečně odpovídaly středu bitového intervalu, je obvod synchronizace 6. fázován přes fázovací vstup 22 z výstupu dat T_.
V obvodu podle obr. 2 kromě zapojení podle obr. 1 přistupuje řídicí vstup 9_, ke kterému je zároveň připojen taktovací vstup 23 tvarovače 2_, taktovací vstup 33 derivačního obvodu taktovací vstup 53 obvodu rekonstrukce 2 a taktovací vstup 43 dekodéru 2·
Signál s frekvencemi v poměru 1:2 je přivedeň ze signálového vstupu 2 na tvarovací vstup 21 tvarovače 2_. Na taktovací vstup 23 tvarovače 2_ je přiveden z řídicího vstupu 2 řídicí hodinový signál, který slouží k taktování tvarovače 2. a dalších obvodů. Tvarovač 2_ upravuje vstupní signál tak, že náběžnou i sestupnou hranu signálu synchronizuje s řídicím hodinovým signálem přivedeným na řídicí vstup 2·
Řídicí hodinový signál má kmitočet o řád vyšší než signál na signálovém vstupu 2· Synchronizovaný signál na tvarovacím výstupu 22 je veden na derivační vstup 31 derivačního obvodu 3. ’
Derivační obvod 2 odvodí z náběžné a sestupné hrany signálu na derivačním vstupu 31 pomocí řídicího hodinového signálu na taktovacím vstupu 33 derivačního obvodu 3 pulsy. Pulsy odpovídající náběžné a sestupné hraně se vedou z derivačního výstupu 32 na dekódovací vstup 41 dekodéru 2·
Dekodér 2 vyhodnotí s pomocí řídicího hodinového signálu na taktovacím vstupu 43 dekodéru 2 vzdálenost mezi pulsy na dekódovacím vstupu 41.
Na dekódovacím výstupu 42 je signál, u kterého například logická 0 odpovídá nižší frekvenci vstupního signálu a logická 1 odpovídá vyšší frekvenci vstupního signálu. Signál z de243B19 kódovacího výstupu 42 je přiveden na výstup dat 7. a nese digitální informaci obsaženou v signálu na signálovém vstupu _1· Pro správné vyhodnocení signálu je však nutné určit okamžik, ,kdy je hodnota na výstupu dat 2 zaručeně platná.
Tomu účelu slouží obvod rekonstrukce 2 a obvod synchronizace 6. Na rekonstrukční vstup 51 obvodu rekonstrukce 2 se přivádějí pulsy vyrobené derivačním obvodem 2· Obvod rekonstrukce 2 z těchto pulsů vybere s pomocí řídicího hodinového signálu na taktovacím vstupu obvodu rekonstrukce 53 pulsy určující počátek a střed bitového intervalu a obvod synchronizace 6. vybere pulsy odpovídající středu bitového intervalu.
Aby pulsy na synchronizačním výstupu 62 zavedené na výstup hodin dat 2 skutečně odpovídaly středu bitového intervalu, je obvod synchronizace 6_ fázován přes fázovací vstup 62 z výstupu dat 7_.
Na obr. 3 je jedno z možných zapojení podle principu vynálezu. Průběhy v jednotlivých uzlových obvodech, znázorněné na obr. 4, blíže objasňují vlastní funkci konkrétního zapojení z obr. 3. Označení jednotlivých průběhů uvedených na obr. 4 jsou totožná s označením jednotlivých uzlových bodů z obr. 3.
Signál s frekvencemi v poměru 1:2 je přiveden ze signálového vstupu 2 na tvarovací vstup 21 tvarovače 2. Na taktovací vstup 23 tvarovače 2. je přiveden z řídicího vstupu 2 řídicí hodinový signál, který slouží k taktování tvarovače 2.
Tvarovač 2, tvořený tvarovacím klopným obvodem 201 upravuje vstupní signál tak, že náběžnou a sestupnou hranu signálu synchronizuje s řídicím hodinovým signálem přivedeným na řídicí vstup 2·
Řídicí hodinový signál má kmitočet třicet dvakrát vyšší než nižší jmenovitý kmitočet signálu na signálovém vstupu 2· Synchronizovaný signál na tvarovacím výstupu 22 je veden na derivační vstup 31 derivačního obvodu 2·
Derivační obvod 2 odvozuje z náběžné a sestupné hrany signálu na derivačním vstupu 31 pomocí řídicího hodinového signálu na taktovacím vstupu 33 derivačního obvodu 2 pulsy.
Pulsy odpovídající náběžné ‘a sestupné hraně se vedou z derivačního výstupu 32 na dekódovací vstup 41 dekodéru 2· Dekodér 2 je tvořen dekódovacím obousměrným čítačem 401 a dekódovacími klopnými obvody 402 a 403.
Pulsem z derivačního obvodu 2 se dekódovací čítač 401 nastaví na hodnotu udanou zapojením vstupů A, B, C, D a čítá pulsy řídicího hodinového signálu z řídicího vstupu 2 přivedené na taktovací vstup 43 dekodéru £.
Pokud se dekódovací čítač 401 nastaví dříve než se přeplní, nabude hodnotu V, nevytvoří se přenos a na výstupu dekódovacího čítače 401 se nevytvoří puls podle průběhu 44 na obr. 4. Na dekódovacím výstupu 42 dekodéru 2 bude logická 0, která odpovídá vyšší frekvenci signálu na signálovém vstupu 1.
Pokud se dekódovací čítač 401 nenastaví a přeplní, vytvoří se přenos a na výstupu dekódovacího čítače 401 se vytvoří pulš. Na dekódovacím výstupu 42 dekodéru 2 bude logická 1,' která odpovídá nižší frekvenci signálu na signálovém vstupu 2·
Signál z dekódovacího výstupu 42 je přiveden na výstup dat 7_ a nese digitální informaci obsaženou v signálu na signálovém vstupu 2·
Pro správné vyhodnocení signálu je však nutné určit okamžik, kdy je hodnota na výstupu dat £ zaručeně platná. Tomu účelu slouží obvod rekonstrukce £ a obvod synchronizace £.
Na rekonstrukční vstup 51 obvodu rekonstrukce £ se přivádějí pulsy vyrobené derivačním obvodem £.
Obvod rekonstrukce £, tvořený rekonstrukčními klopnými obvody 502, 503, rekonstrukčním obousměrným čítačem 501 a hradlem 504, vybere z těchto pulsů pomocí řídicího hodinového signálu na taktovacím vstupu obvodu rekonstrukce 53 pulsy, které určují začátek a střed bitového Intervalu a obvod synchronizace £, tvořený obvody 601, 602 a 603 vybere pulsy odpovídající středu bitového intervalu.
Aby pulsy na synchronizačním výstupu 62, zavedené na výstup hodin dat £ skutečně odpovídaly středu bitového intervalu, je obvod synchronizace 6 fázován přes fázovací vstup 63 negací signálu na výstupu dat £.
Analogový signál, průběh A, po zesílení do limitace a po převedení na logické úrovně nebo samotný signál v logických úrovních se zpracovává pouze číslicovým způsobem. Při zpracování signálu je jediným určujícím parametrem kmitočet řídicího hodinového signálu na řídicím vstupu £.
Celý obvod lze přeladit na jiné pracovní frekvence změnou kmitočtu řídicího hodinového signálu. Tato vlastnost je zvláště žádoucí u systémů řízených kmitočtovými ústřednami nebo u systémů řízených mikroprocesory.
Obvod umožňuje zpracovat i takový signál, u kterého se kmitočet odchyluje od jmenovitých hodnot o - 25 %. K takové situaci může dojít při záznamu a snímání signálu z pohybujícího se média.
Claims (2)
1. Obvod pro rozlišení signálů s kmitočty v poměru 1:2, vyznačený tím, že signálový vstup /1/ je připojen přes tvarovač /2/, derivační obvod /3/ a dekodér /4/ na výstup dat /7/, přičemž derivační výstup /32/ je připojen zároveň přes obvod rekonstrukce /5/ a obvod synchronizace /6/ na výstup hodin dat /8/, přičemž dekódovací výstup /42/ je připojen zároveň na fázovací vstup /62/ obvodu synchronizace /6/.
2. Obvod podle bodu 1, vyznačený tím, že řídicí vstup /9/ je připojen na taktovací vstup /23/ tvarovače /2/, na taktovací vstup /33/ derivačního obvodu /3/ a zároveň na taktovací vstup /53/ obvodu rekonstrukce /5/ a na taktovací vstup /43/ dekodéru /4/.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS843423A CS243819B1 (cs) | 1984-05-10 | 1984-05-10 | Obvod pro rozlišení signálů s kmitočty v poměru 1:2 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS843423A CS243819B1 (cs) | 1984-05-10 | 1984-05-10 | Obvod pro rozlišení signálů s kmitočty v poměru 1:2 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS342384A1 CS342384A1 (en) | 1985-09-17 |
| CS243819B1 true CS243819B1 (cs) | 1986-07-17 |
Family
ID=5374260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS843423A CS243819B1 (cs) | 1984-05-10 | 1984-05-10 | Obvod pro rozlišení signálů s kmitočty v poměru 1:2 |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS243819B1 (cs) |
-
1984
- 1984-05-10 CS CS843423A patent/CS243819B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS342384A1 (en) | 1985-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1142238A (en) | Regulation of the phase of a controlled signal in relation to a reference signal | |
| US4215430A (en) | Fast synchronization circuit for phase locked looped decoder | |
| GB1565245A (en) | Data recovery apparatus | |
| CA1185342A (en) | Clock control system | |
| US5122761A (en) | Digital pll including controllable delay circuit | |
| US5550878A (en) | Phase comparator | |
| CA1104663A (en) | Digital frequency-lock circuit | |
| US4800340A (en) | Method and apparatus for generating a data recovery window | |
| US4876699A (en) | High speed sampled data digital phase detector apparatus | |
| US4852124A (en) | Digital phase-locked loop clock extractor for bipolar signals | |
| US3370252A (en) | Digital automatic frequency control system | |
| US4404680A (en) | Digital phase synchronizer | |
| JP2550985B2 (ja) | Cmi符号復号器 | |
| CS243819B1 (cs) | Obvod pro rozlišení signálů s kmitočty v poměru 1:2 | |
| US3141930A (en) | Digital signal synchronizer system | |
| GB2227136A (en) | Frequency tracking system | |
| US4808970A (en) | Decoding device for CMI code | |
| GB1457309A (en) | Circuit arrangement for controlling the phase state of a timing signal | |
| US4540947A (en) | FM Signal demodulating apparatus | |
| JP2959511B2 (ja) | データストローブ装置 | |
| JP3116600B2 (ja) | タイミングジェネレータ | |
| JPH10257040A (ja) | 位相設定回路 | |
| JPH0616618B2 (ja) | クロツク非同期検出回路 | |
| KR900007675B1 (ko) | 디지틀 데이타 위상조절기 | |
| JPS57131144A (en) | Clock reproducing circuit |