CS241336B1 - Polovodičový logický integrovaný obvod - Google Patents
Polovodičový logický integrovaný obvod Download PDFInfo
- Publication number
- CS241336B1 CS241336B1 CS848271A CS827184A CS241336B1 CS 241336 B1 CS241336 B1 CS 241336B1 CS 848271 A CS848271 A CS 848271A CS 827184 A CS827184 A CS 827184A CS 241336 B1 CS241336 B1 CS 241336B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- elements
- logic
- logic elements
- voltage
- voltage level
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Vynález ,sá týká logických Integrovaných obvodov s dvojúrovňovou logikou, rieši problém styku medzi hradlami dvoch roznych tried.
Doterajšie logické integrované obvody sú konštruované tak, že vztažná napáťová úroveň, od ktorej je odvodzovaná rozhodovacia úroveň hradiel je společná pre ceilý integrovaný obvod, pre všetky triedy logických prvkov, ktoré obvod obsahuje. Ňevýhodou takéhoto riešenia logických integrovaných obvodov je, že na styku hradiel dvoch róznych tried je nutné používat převodníky napaťových úrovní, ktoré sú obvodovo náročné, čo má dopad jednak na dynamické parametre, jednak na ekonomiku výroby takto navrhnutých obvodov.
Podstata riešenia logického integrovaného obvodu podía vynálezu je v tom, že vodič rozvádzajúci vzťažnú napáťovú úroveň nie je spoločný pre celý integrovaný obvod, ale samostatný pre každú triedu použitých logických prvkov. Medzi jednotlivé vodiče rozvádzajúce vzťažnú napaťovú úroveň sú zapojené napaťové prvky.
Napáťové prvky možu byť tvořené buď napaťovými zdrojmi, alebo· nelineárnymi odpormi, na ktorých priechodom prúdu vzniká konštantný úbytok napatia. Výhodou riešenia obvodu podía vynálezu je, že vstupy ,a výstupy logických prvkov rQznych tried je možné spájať priamo, bez použitia prevodníkov napaťových úrovní, pretože potřebný posun napatia je vytvořený naraz, pre všetky logické prvky danej triedy pomocou napaťového prvku připojeného na rozvod vzťažnej napátovej úrovně tejto triedy.
Na obr. 1 je uvedené riešenie logického integrovaného obvodu podía vynálezu, na obr. 2 je uvedený příklad riešenia pre integrovaný obvod obsahující prvky triedy nízkoúrovňovej TTL a prvky triedy štandardnej TTL.
Na obr. 1 sú logické prvky triedy A označené 10, logické prvky triedy B označené 20. Na obr. 2 sú logické prvky triedy A reprezentované hradlami štandardnej TTL, pr*vky triedy B reprezentované hradlami nízkoúrovňovej TTL. Vývod 12 vzťažnej napátovej úrovně prvkov 10 je připojený na vývod 13 napaťového prvku 11, vývod 22 vzťažnej napátovej úrovne prvkov 20 je připojený na vývod 23 napaťového prvku 11. Vývod 14 napaťového prvku 11 je připojený na vývod 100 vzťažnej napaťovej úrovně celého integrovaného obvodu, vývod 24 napaťového prvku 21 je připojený na vývod 13 napaťového prvku 11.
Na obr. 2 je napaťový prvok 21 reprezentovaný diódou zapojenou v priepustnom smere a napaťový prvok 11 má nulové napatie, takže vývod 12 vzťažnej napaťovej úrovně prvkov 10 je připojený priamo ina vývod 100 vzťažnej napaťovej úrovně celého obvodu. V zapojeniach podía obr. 1 a obr. 2 sú vstupy 15 logických prvkov 10 připojené priamo na výstupy 26 logických prvkov 20, vstupy 25 logických prvkov 20 připojené priamo na výstupy 16 logických prvkov 10.
Potřebný posun napaťových úrovní medzi logickými prvkami 10 a logickými prvkami 20 vytvárajú napáťové prvky 11 a 21. Príamym spojením výstupov 15 logických prvkov 10 na výstupy 26 logických prvkov 20 a priamym spojením vstupov 16 logických prvkov 10 na výstupy 25 logických prvkov 20 sa zlepšia dynamické parametre celého obvodu, pretože nevzniká nadbytočné oneskorenie na prevodníkoch napaťových úrovní, ktoré by v případe riešenia obvodu bez použitia vynálezu museli byť použité.
Taktiež sa zlepšuje ekonomika výroby, pretože převodníky napaťových úrovní sú konštrukčne zložité a tým sa stávajú zdrojom častých porúch. Ďalšou, doposial neuvedenou výhodou riešenia obvodov podía vynálezu je, že posunom vzťažnej napaťovej úrovně logických hradiel jednotlivých tried logických prvkov voči vzťažnej napaťovej úrovni čipu sa zvačší napáťový odstup základných prvkov týchťo hradiel voči podložke integrovaného obvodu. Tým sa znížia parazitně substrátové kapacity týchto prvkov, čo opat zlepší dynamické parametre hradiel a tým aj celkové dynamické parametre obvodu.
Claims (3)
- PREDMET1. Polovodičový logický integrovaný obvod s dvojúrovňovou logikou, obsahujúci logické prvky triedy A a B, vyznačujúci sa tým, že vývod (12) vzťažnej napaťovej úrovně logických prvkov (10] triedy A je připojený na vývod (13) napaťového prvku (11), vývod (22) vzťažnej napaťovej úrovně logických prvkov (20) triedy B je připojený na vývod (23) napaťového prvku (21), vývod (14) napaťového prvku (11) je připojený na vývod (100) vzťažnej napaťovej úrovně celého integrovaného obvodu, vývod (24) napaťového prvku (21) je připojený na vý- vynAlezu vod (13) napaťového prvku (lij, pričom vstupy (15) logických prvkov (10) sú priamoi připojené jednak na výstupy (26) logických prvkov (20), jednak na výstupy (36) ostatnej časti obvodu, vstupy (25) logických prvkov (20) sú priapio připojené jednak na výstupy (16) logických prvkov (10), jednak na výstupy (3i6) ostatnej časti obvodu, výstupy (26) logických prvkov (20) sú připojené jednak na vstupy (15) logických prvkov (10), jednak na vstupy (35) ostatnej časti obvodu, výstupy (16) logických prvkov (10) sú připojené jednak na vstupy (25) 241336 logických prvkov (20), jednak na vstupy (35) ostatných častí obvodu.
- 2. Polovodičový integrovaný obvod podía bodu 1, vyznačujúci sa tým, že napátové prvky (11, 12) sú tvořené napěťovými zdrojmi.
- 3. Polovodičový integrovaný obvod podía bodu 1, vyznačujúci sa tým, že napátové pnvky (11, 12 J sú tvořené nelineámymi odpormi. 2 listy výkřesov 241336 r~------^1.1 J —I" MU ll I lir·' Obr. r 2ϋ1Obr. 2 241336
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS848271A CS241336B1 (sk) | 1984-10-31 | 1984-10-31 | Polovodičový logický integrovaný obvod |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS848271A CS241336B1 (sk) | 1984-10-31 | 1984-10-31 | Polovodičový logický integrovaný obvod |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS827184A1 CS827184A1 (en) | 1985-07-16 |
| CS241336B1 true CS241336B1 (sk) | 1986-03-13 |
Family
ID=5433085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS848271A CS241336B1 (sk) | 1984-10-31 | 1984-10-31 | Polovodičový logický integrovaný obvod |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS241336B1 (cs) |
-
1984
- 1984-10-31 CS CS848271A patent/CS241336B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS827184A1 (en) | 1985-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870300A (en) | Standard cell system large scale integrated circuit with heavy load lines passing through the cells | |
| US5212403A (en) | Integrated circuit device having an ic chip mounted on the wiring substrate and having suitable mutual connections between internal circuits | |
| KR910007018B1 (ko) | 다층 전원 배선들을 갖는 반도체 집적회로 | |
| US4945395A (en) | Semiconductor device | |
| US5059835A (en) | Cmos circuit with programmable input threshold | |
| EP0291062A1 (en) | Reference potential generating circuit | |
| EP0180776A2 (en) | Chip-on-chip semiconductor device | |
| US4499484A (en) | Integrated circuit manufactured by master slice method | |
| KR910003598B1 (ko) | 독립의 전류통로에 접속된 데이터출력버퍼회로를 갖춘 반도체집적회로 | |
| US4942317A (en) | Master slice type semiconductor integrated circuit having 2 or more I/O cells per connection pad | |
| KR880010494A (ko) | 매스터 슬라이스형 집적회로 | |
| KR910010188B1 (ko) | 반도체 집적회로 | |
| US5124578A (en) | Receiver designed with large output drive and having unique input protection circuit | |
| US4572972A (en) | CMOS Logic circuits with all pull-up transistors integrated in separate chip from all pull-down transistors | |
| EP0140744A2 (en) | Integrated circuit device | |
| JP2000503491A (ja) | パワースイッチのためのチップと回路板とのパワー接続部の最適化 | |
| US4864373A (en) | Semiconductor circuit device with voltage clamp | |
| CS241336B1 (sk) | Polovodičový logický integrovaný obvod | |
| US4675555A (en) | IC input buffer emitter follower with current source value dependent upon connection length for equalizing signal delay | |
| EP0041844A2 (en) | Semiconductor integrated circuit devices | |
| EP0357410A2 (en) | Semiconductor integrated circuit device | |
| US4511881A (en) | Integrated voltage divider with selection circuit | |
| US5670802A (en) | Semiconductor device | |
| KR850002679A (ko) | 대규모 집적회로 실장의 다중신호 경로 분배 시스템 | |
| US4441168A (en) | Storage logic/array (SLA) circuit |