CS240937B1 - Connection of universal interface unit memory connection on the disk - Google Patents

Connection of universal interface unit memory connection on the disk Download PDF

Info

Publication number
CS240937B1
CS240937B1 CS846475A CS647584A CS240937B1 CS 240937 B1 CS240937 B1 CS 240937B1 CS 846475 A CS846475 A CS 846475A CS 647584 A CS647584 A CS 647584A CS 240937 B1 CS240937 B1 CS 240937B1
Authority
CS
Czechoslovakia
Prior art keywords
register
processing block
data processing
output
read data
Prior art date
Application number
CS846475A
Other languages
Czech (cs)
Other versions
CS647584A1 (en
Inventor
Vladislav Sykora
Jiri Kupka
Original Assignee
Vladislav Sykora
Jiri Kupka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vladislav Sykora, Jiri Kupka filed Critical Vladislav Sykora
Priority to CS846475A priority Critical patent/CS240937B1/en
Publication of CS647584A1 publication Critical patent/CS647584A1/en
Publication of CS240937B1 publication Critical patent/CS240937B1/en

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

Řešení se týká připojení paměti na pružném disku k procesoru. Podstata řešení spočívá ve vzájemném propojení procesoru, dekodéru adres registru, bloku zpracování zapisovaných dat, bloku zpracování čtených dat, bloku oddělení hodin a dat a paměti na pružném disku. Řešení může být použito zajména v periferních zařízeních číslicových systému, která používají paměti s pružným diskem s frekvenční. modulací záznamu nebo s modifikovanou frekvenční modulací záznamu.The solution concerns the connection of a memory on a flexible disk to a processor. The essence of the solution lies in the mutual connection of a processor, a register address decoder, a write data processing block, a read data processing block, a clock and data separation block and a memory on a flexible disk. The solution can be used in particular in peripheral devices of digital systems that use memories with a flexible disk with frequency modulation of recording or with modified frequency modulation of recording.

Description

Vynález se týká připojení paměti na pružném disku k procesoru. Společně s procesorem tak tvoří řídící jednotku.The present invention relates to the connection of memory on a flexible disk to a processor. Together with the processor, it forms a control unit.

Dosud známá zapojení neumožňují připojit k procesoru paměť na malém pružném disku, kde malý pružný disk je na všech stopách kódován metodou modifikované frekvenční modulace - (MFM) a každá stopa může obsahovat různý počet sektorů o různé délce, při jediném napájecím napětí, autonomní generaci zabezpečovacích znaků cyklické kontroly a jednoduché možnosti záměny paměti na malém pružném disku za pamět na pružném disku, kde pružný disk je na všech stopách kódován metodou frekvenční modulace - (FM) a každá stopa obsahuje různý počet sektorů o různé délce.Previously known connections do not allow memory to be attached to the processor on a small flexible disk, where the small flexible disk is coded on all tracks by the modified frequency modulation (MFM) method and each track can contain a different number of sectors of different length, single supply voltage, autonomous generation cyclic control features and easy memory swapping options for a small flexible disk to a flexible disk memory, where the flexible disk is coded by frequency modulation (FM) on all tracks and each track contains a different number of sectors of different length.

Tyto nedostatky odstraňuje zapojení universální stykové jednotky podle vynálezu, která umožňuje připojit k procesoru paměť na malém pružném disku, kde malý pružný disk je na všech stopách kódován metodou modifikované frekvenční modulace a každá stopa může obsahovat různý počet sektorů o různé délce, při jediném napájecím napětí, autonomní generaci zabezpečovacích znaků cyklické kontroly a jednoduché možnosti záměny paměti na malém pružném disku za paměť na pružněni disku, kde pružný disk je na všech stopách kódován metodou frekvenční modulace a každá stopa obsahuje různý počet sektorů o různé délce.These drawbacks are overcome by the wiring of the universal interface unit according to the invention, which makes it possible to attach memory to a processor on a small flexible disk, where the small flexible disk is coded by modified frequency modulation on all tracks and each track can contain a different number of sectors of different lengths at a single supply voltage , an autonomous generation of cyclic control security features and a simple possibility of swapping the memory on the small flexible disk with the memory on the flexible disk, wherein the flexible disk is coded by frequency modulation on all tracks and each track contains a different number of sectors of different length.

Podstata zapojení universální stykové jednotky připojení paměti na pružném diskt^ skládajícího se z dekodéru adres registru, z bloku zpracování zapisovaných dat, z bloku zpracování čtených dat a z bloku oddělení hodin a dat, spočívá v tom, že tyto bloky jsou propojeny tak, že procesor je spojen sběrnicí s dekodérem adres registru, dále je procesoi' spojen vedením výstupu z aritmetickologické jednotky přes hradlo spojené se vstupní adresou se vstupem registru obsluhy paměti na pružném diskuThe principle of the universal flexible memory connection interface unit consisting of a register address decoder, a write processing block, a read data processing block, and a clock and data separation block is that the blocks are interconnected such that the processor is bus connected to register address decoder, further process is connected by outputting from arithmetic unit through gate connected to input address with input of memory register register on flexible disk

- 2 240 937 bloku zpracování zapisovaných dat, dále je procespr spojen vedením výstupu z aritmetickologické jednotky přes hradlo spojené se vstupní adresou se vstupem bloku zpracování zapisovaných dat, dále je procesor spojen vedením výstupu z aritmetickologické jednotky přes hradlo spojené se vstupní adresou se vstupem registru zpracovaných dat bloku zpracování zapisovaných dat, dále je procesor spojen vedením FM/MF1I jednak s blokem zpracování zapisovaných dat, jednak s blokem zpracování čtených dat, dále je procesor spojen vedením sběrnice bloku zpracování zapisovaných dat přes člen logického součtu s hradlovaným výstupem registru obsluhy paměti na pružném disku bloku zpracování zapisovaných dat, dále je procesor spojen vedením sběrnice bloku zpracování zapisovaných dat přes člen logického součtu s hradlovaným výstupem registru řízení zpracování čtených dat bloku zpracování zapisovaných dat, dále je procesor spojen vedením sběrnice bloku zpracování zapisovaných dat přes člen logického součtu s hradlovaným výstupem registru zpracovaných dat bloku zpracování zapisovaných dat, dále je procesor spojen vedením sběrnice bloku zpracování čtených dat přes člen logického součtu s hradlovaným výstupem registru řízení zpracování čtených dat bloku zpracování čtených dat, dále je procesor spojen vedením sběrnice bloku zpracování čtených dat přes člen logického součtu s hradlovaným výstupem registru signálů z paměti mechaniky pružného disku bloku zpracování čtených dat, dále je procesor spojen vedením přes člen logického součtu s hradlovaným výstupem registru čtených dat bloku zpracování čtených dat, dále je dekodér adres registru spojen vedením vstupních a výstupních adres přes vstupní adresu registru obsluhy paměti na pružném disku, s hradlem vedení výstupu z aritmetickologické jednotky na vstup registru obsluhy paměti na pružném disku bloku zpracováni zapisovaných dat, dále je dekodér adres registru spojen vedením vstupních a výstupních adres přes výstupní adresu registru obsluhy paměti na pružném disku, s hradlem vytvářejícím hradlovaný výstup registru obsluhy paměti na pružném disku bloku zpracování zapisovaných dat, dále je dekodér adres registru spojen vedením vstupních a výstupních adres přes vstupní adresu registru řízení zpracování čtených dat, s hradlem vedení výstupu z aritmetickologické jednotky na vstup registru řízení zpracování čtených dat bloku zpracování zapisovaných dat, dále je dekodér adres registru spojen vedením vstupních a výstupních adres přeg- 2 240 937 logging data processing block, further the process is connected by the output of the arithmetic unit through the gate connected to the input address to the input of the data processing block, further the processor is connected by the output of the arithmetic unit through the gate connected to the input address data processing block, the processor is connected by the FM / MF1I line to the data processing block and the data processing block, and the processor is connected by the bus of the data processing block via the logical sum member to the gated memory register output the write-processing block, the processor is coupled by running the write-processing block bus via a logical sum member to the gated output of the read-write processing control register, and the processor is associated with the write-processing block bus through the logical-sum member with the gated output of the processed data-block register, the processor is coupled by the read-processing block bus through the logical-sum member to the gated output of the read-processing block of the read data block; the processor is coupled via a bus of the read data block via a logical sum member to a gated output of a register of signals from the memory of the flexible disk drive of the read data block, further the processor is connected via a logical sum member to the gated output of a read data register register address decoder connected by routing the input and output addresses via the input address of the memory register on the flexible disk, with the gate of the output of the arithmetic unit to the input of the register of the pa The data decoder of the register is connected by routing the input and output addresses through the output address of the memory register on the flexible disk, with the gate generating a gated output of the register of memory registers on the flexible disk of the data processing block, and the address decoder register connected by the input and output address management via the input address of the read data processing control register, with the gate of the output of the arithmetic unit to the input of the read data processing control register of the written data processing block

240 937 výstupní adresu registru řízení zpracování čtených dat bloku zpracování zapisovaných dat s hradlem vytvářejícím hradlovaný výstup registru řízení zpracování čtených dat bloku zpracování zapisovaných dat, dále je dekodér adres registru spojen vedením vstupních a výstupních adres přes vstupní adresu registru zpracovaných dat, s hradlem vedení výstupu z aritmeticko logické jednotky na vstup registru zpracovaných dat bloku zpracování zapisovaných dat, dále je dekodér adres registru spojen vedením vstup nich a výstupních adres přes výstupní adresu registru řízení zpracování čtených dat s hradlem vytvářejícím hradlovaný výstup registru zpracovaných dat bloku zpracování zapisovaných dat, dále je dekodér adres registru spojen vedením vstupních a výstupních adres přes výstupní adresu registru řízení zpracování Čtených dat s hradlem vytvářejícím hradlovaný výstup registru řízení zpracování čtených dat bloku zpracování čtených dat, dále je dekodér adres registru spojen vedením vstupních a výstupních adres přes výstupní adresu registru signálu z paměti mechaniky pružného disku s hradlem vytvářejícím hradlovaný výstup registru signálu z paměti mechaniky pružného disku bloku zpracování čtených dat a konečně je dekodér adres registru spojen vedením vstup nich a výstupních adres přes výstupní adresu registru čtených dat s hradlem vytvářejícím hradlovaný výstup registru čtených dat bloku zpracování čtených dat, dále je blok zpracování zapisovaných dat spojen skupinovým voděním s blokem zpracování čtených dat, dále je pamět na pružném disku spojena vedením zapisovaných dat s blokem zpracování zapisovaných dat, dále je pamět na pružném disku spojena vedením s výstupem registru obsluhy paměti na pružném disku bloku zpracování zapisovaných dat, dále je pamět na pružném disku spojena vedením s registrem signálu z paměti mechaniky pružného disku bloku zpracování čtených dat a konečně je paměť na pružném disku spojena vedením Čteného signálu s blokem oddělení hodin a dat, dále je blok oddělení hodin a dat spojen vedením oddělených hodin a dat s blokem zpracování čtených dat a konečně s registrem čtených dat bloku zpracování čtených dat.240 937 output address of the read data processing control register of the write data block with the gate forming the gated output of the read data processing control register of the write data processing block, further the register address decoder is connected by input and output address management via the input address of the processed data register from the arithmetic logic unit to the input of the processed data register of the written data processing block, further the register address decoder is connected by guiding the input and output addresses through the output processing register output address with the gate generating the gated output of the processed data register of the written data processing block register addresses connected by routing the input and output addresses via the output address of the read data processing register to the gate forming the gated output of the read data processing register read data processing block, further, the register address decoder is connected by guiding the input and output addresses via the output address register of the disk drive memory to a gate generating a gated output of the register register from the memory disk drive memory of the read data processing block. connected by the input and output address management via the read register data output address to the gate generating the gated output of the read data register of the read data processing block, the write data processing block is connected to the read data processing block by group management; data with the written data processing block, further the memory on the flexible disk is connected by a line with the output of the memory service register on the flexible disk of the written data processing block, further the memory on a flexible disk is connected by a line with the signal register of the flexible disk drive memory of the read data processing block and finally the flexible disk memory is connected by reading the read signal to the clock and data separation block, further the clock and data separation block is connected by separating the clock and data to the read data processing block the read data register of the read data processing block.

Vynález přináší tu výhodu, že umožňuje připojit k procesoru pamět na malém pružném disku, kde malý pružný disk je na všech stopách kódován metodou modifikované frekvenční modulace a každá stopa může obsahovat různý počet sektorů o různé délce,The present invention has the advantage of allowing memory to be attached to the processor on a small flexible disk wherein the small flexible disk is coded on all tracks by a modified frequency modulation method and each track may contain a different number of sectors of different length,

- 4 240 937 autonomní generaci zabezpečovacích znaků cyklické kontroly a jednoduché možnosti záměny paměti na malém pružném disku za pamět na pružném disku, kde pružný disk je na všech stopách kódován metodou frekvenční modulace a každá stopa obsahuje různý počet sektorů o různé délce. Toto zapojení vyžaduje jediné napájecí napětí.- 4,240,937 an autonomous generation of cyclic control security features and a simple possibility of swapping memory on a small flexible disk with a memory on a flexible disk, wherein the flexible disk is coded by frequency modulation on all tracks and each track contains a different number of sectors of different length. This connection requires a single supply voltage.

Na připojeném výkres» je jjnáxornéno postupně návazně zapojení bloků 2 až 5 universální stykové jednotky připojení paměti na pružném disku k procesoru lak paměti 6 na pružném disku tak, jak je předmětem vynálezu.In the accompanying drawing, the connection of blocks 2 to 5 of the universal connection unit of the flexible disk memory connection to the processor and of the flexible disk memory 6 according to the invention is shown sequentially.

ňídící jednotka se skládá z procesoru 2 a z univerzální stykové jednotky připojení paměti na pružném disku, která se skládá z dekodéru 2 adres registru, z bloku 3 zpracování zapisovaných dat, z bloku 4 zpracování čtených dat a z bloku 5 oddělení hodin a dat.The control unit consists of a processor 2 and a versatile flexible disk connection interface unit comprising a register address decoder 2, a write processing block 3, a read data processing block 4 and a clock and data separation block 5.

Zapojení univerzální stykové jednotky připojení paměti na pružném disku podle vynálezu je provedeno tak, že se skládá z dekodéru 2 adres registru, z bloku 3 zpracování zapisovaných dat, bloku 4 zpracování čtených dat a z bloku £ oddělení hodin a dat a tyto bloky jsou propojeny tak, že procesor 2 Je spojen sběrnicí 8 s dekodérem 2 adres registru, dále je procesor 2 spojen vedením 9 výstupu z aritn.etickologické jednotky přes hradlo spojené se vstupní adresou 121 se vstupem 311 registru 31 obsluhy paměti na pružném disku bloku 2 zpracování zapisovaných dat, dále je procesor 2 spojen vedením 2 výstupu z aritmetickologické jednotky přes hradlo spojené se vstupní adresou 123 se vstupem 321 bloku 2 zpracování zapisovaných dat, dále je procesor 2 spojen vedením 9 výstupu z aritmetickologické jednotky přes hradlo spojené se vstupr?' adresou 125 se vstupem 331 registru 33 zpracovaných dat bloku 2 zpracování zapisovaných dat, dále je procesor 1 spojen vedením 16 FM/iiFK jednak s blokem 2 zpracování zapisovaných dat, jednak s blokem 4 zpracování čtených dat, dále je procesor 2 spojen vedením lo sběrnice bloku zpracování zapisovaných dat přes člen logického šoučtu s hradlovaným výstupem 101 registru 31 obsluhy paměti na pružném disku bloku 3 zpracování zapisovaných dat, dále je procesor 2 spojen vedením 10 sběrnice bloku' zpracování zapisovaných dat přes člen logického součtu s hradlo-The connection of the universal memory connection interface of the flexible disk according to the invention is made up of a register address decoder 2, a write processing block 3, a read data processing block 4 and a clock and data separation block 4, and these blocks are interconnected so as to the processor 2 J e via a bus 8 to the decoder 2 by the register address, then processor 2 is connected to the output line 9 of aritn.etickologické unit via a gate connected to an address input 121 to the input 311 of the memory register 31 operating on the flexible disk unit 2 of the write data, furthermore, the processor 2 is connected via the gate 2 of the output of the arithmetic unit via the gate connected to the input address 123 with the input 321 of the write processing block 2, further the processor 2 is connected via the output line 9 of the arithmetic unit through the gate connected to the input. address 125 with the input 331 of the processed data register 33 of the write processing 2 block, further the processor 1 is connected by a 16 FM / iiFK line on the one hand with the write processing data block 2 and on the read data processing block 4; processing of the written data via the logic check member with the gated output 101 of the memory service register 31 on the flexible disk of the written data processing block 3, further, the processor 2 is connected by the bus 10 of the data processing block via the logical sum member

Claims (1)

PŘEDMĚT VYNÁLEZUSUBJECT OF THE INVENTION Zapojení universální stykové jednotky připojení paměti na pružném disku, skládající se z dekodéru adres registru, z bloku zpracování zapisovaných dat, bloku zpracování čtených dat a z bloku oddělení hodin a dat, vyznačující se tím, že procesor (1) je spojen sběrnicí (8) s dekodérem (2) adres registru, dále je procesor (1) spojen vedením (9) výstupu z aritmetickologické jednotky přes hradlo spojené se vstupní adresou (121) se vstupem (311) registru €31) obsluhy paměti na pružném disku bloku (3) zpracování zapisovaných dat, dále je procesor (1) spojen vedením (9) výstupu z aritmetickologické jednotky přes hradlo spojené se vstupní adresou (123) se vstupem (321) bloku (3) zpracování zapisovaných dat, dále je procesor (1) spojen vedením (9) výstupu z aritmetickologické jednotky přes hradlo spojené se vstupní adresou (125) se vstupem (331) registru (33) zpracovaných dat bloku (3) zpracování zapisovaných dc;t, dále je procesor (1) spojen vedením (16) Fll/MFL jednak s blokem (3) zpracování zapisovaných dat, jednak s blokem (4) zpracování čtených dat, dále j-e procesor (1) spojen vedením (10) sběrnice bloku zpracování zapisovaných dat přes člen logického součtu s hradlovanýai výstupem (101) registru (31) obsluhy paměti na pružném disku bloku (3) zpracování zapisovaných dat, dále je procesor (1) spojen vedením (10) sběrnice bloku zpracování zapisovaných dat přes člen logického součtu s hradlovaným výstupem (102) registru (32) řízení zpracování čtených dat bloku (3) zpracování zapisovaných dat, dále je procesor (1) spojen vedením (10) sběrnice bloku zpracování zapisovaných dat přes člen logického součtu s hradlovaným výstupem (103) registru (33) zpracovaných dat bloku (3) zpracování zapisovaných dat, dále je procesor (1) spojen vedením (11) sběrnice bloku zpracování čtených dat, přes člen logického součku s hradlovaným výstupem (111) registru (41) řízení zpracování čtených dat bloku (4) zpracování čtených dat, dále je procesor (1) spojen vedením (11) sběrnice bloku zpracování čtených dat přes člen logického součtu s hradlovaným výstupem (112) registru (42) signálů z paměti mechaniky pružného disku bloku (4) zpracování čtených dat, dále je procesor (1) spojen vedením (11) přes člen logického součtu s hradlovaným výstupem (113) registru (43) čtených dat bloku (4) zpracování čtených dat, dále je dekodér (2) adres registru spojen vedením (12) vstupních a výstupníchA flexible disk storage universal interface unit comprising a register address decoder, a write processing block, a read data processing block, and a clock and data separation block, characterized in that the processor (1) is connected to a bus (8) with a register address decoder (2), further, the processor (1) is connected by a line (9) output from the arithmetic unit via a gate connected to an input address (121) with a register entry (311) the processor (1) is connected by the line (9) of the output of the arithmetic unit via a gate connected to the input address (123) with the input (321) of the written data processing block (3); output from the arithmeticological unit via the gate connected to the input address (125) with the input (331) of the processed data register (33) of the processing block (3) of the written dc; r (1) connected by the F11 / MFL line (16) to both the write processing block (3) and the read data processing block (4), further, the processor (1) is connected by the write processing block bus (10) via the member of the write-processing block (3) of the write data processing block (3), further, the processor (1) is connected by the bus (10) of the write processing block bus (10) via the logic sum member to the gated output (102) a register (32) of the read data processing block (3) of the write data processing block, further, the processor (1) is connected by the write data processing block (10) bus (10) via a logical sum member to the gated output (103) of the processed data block register (33) (3) processing of written data, furthermore, the processor (1) is connected by a line (11) of the bus of the read data processing block, via a logic array member to the gated output (111) the read data processing register (41), the read data processing block (4), further, the processor (1) is connected by the read data processing block bus (11) via a logical sum member to the gated output (112) of the signals register (42) the read data processing block (4), said processor (1) being coupled by said line (11) via a logical sum member to a gated output (113) of said read data register (43) of said read data processing block (4), further comprising a decoder (2) ) of the address registers connected by the input (12) line 240 937 adres, přes vstupní adresu (121) registru (31) obsluhy paměti na pružném disku, s hradlem vedení (9) výstupu z aritmetickologické jednotky na vstup (311) registru (31) obsluhy paměti na pružném disku bloku (3) zpracování zapisovaných dat, dále je dekodér (2) adres registru spojen vedením (12) vstupních a výstupních adres přes výstupní adresu (122) registru (31) obsluhy paměti na pružném disku, s hradlem vytvářejícím hradlovaný výstup (101) registru (31) obsluhy paměti na pružném disku bloku (3) zpracování zapisovaných dat, dále je dekodér (2) adres registru spojen vedením (12) vstupních a výstupních adres přes vstupní adresu (123) registru (32) řízení zpracování čtených dat, s hradlem vedení (9) výstupu z aritmetickologické jednotky na vstup (321) registru (32) řízení zpracování čtených dat bloku (3) zpracování zapisovaných dat, dále je dekodér (2) adres registru spojen vedením (12) vstupních a výstupních adres přes výstupní adresu (124) registru (32) řízení zpracování čtených dat bloku 2 zpracování zapisovaných dat s hradlem vytvářejícím hradlovaný výstup (102) registru (32) řízení zoracování čtených dat bloku (3) zpracování zapisovaných dat, dále je dekodér (2) adres registru spojen vedením (12) vstupních a výstupních adres přes vstupní adresu (125) registru (33) zpracovaných dat, s hradlem vedení (9) výstupu z aritmetickologické jednotky na vstup (331) registru (33) zpracovaných dat bloku (3) zpracování zapisovaných dat, dále je dekodér (2) adres registru spojen vedoním (12) vstupních a výstupních adres přes výstupní adresu (126) registru (32) řízení zpracování čtených dat s hradlem vytvářejícím hradlovaný výstup (103) registru (33) zpracovaných dat bloku (3) zpracování zapisovaných dat, dále je dekodér adres registru spojen vedením (12) vstupních a výstupních adres přes výstupní adresu (127) registru (41) řízení zpracování čtených dat s hradlem vytvářejícím hradlovaný výstup (111) registru (41) řízení zpracování Čtených dat bloku (4) zpracování čtených dat, dále je dekodér ('2) adres registru spojen vedením (12) vstupních a výstupních adres přes výstupní adresu (128) registru (42) signálu z paměti mechaniky pružného disku s hradlem vytvářejícím hradlovaný výstup (112) registru (42) signálu z paměti mechaniky pružného disku bloku (4) zpracování čtených dat a konečně je dekodér (2) adres registru spojen vedením (12) vstupních a výstupních adres přes výstupní adresu (129) registru (43) čtených dat240 937 addresses, via an input address (121) of the flexible disk service register (31), with a gate (9) output line from the arithmetic unit to the input (311) of the flexible disk service register (31) data, further, the register address decoder (2) is coupled by guiding the input and output addresses (12) via the output address (122) of the flexible disk storage register (31), to the gate generating the gated output (101) of the storage register register (31). a write-write block (3) of the written data processing block, further the register address decoder (2) is connected by the input and output address line (12) via the input address (123) of the read data control register (32) to the output line (9) an arithmetic unit at the input (321) of the register (32) of the read data processing control (3) of the written data processing block, further the register address decoder (2) is connected by the input and output line (12) and the jersey via the output address (124) of the read data processing register block (32) of the write data processing block with the gate forming the gated output (102) of the read data processing register block (3) of the write data processing block (3), further being a decoder (2) register addresses (12) of input and output addresses via an input address (125) of the processed data register (33), with an output line (9) gate from the arithmetic unit to an input (331) of the processed data register (33) of the processing block (3) further, the register address decoder (2) is connected by driving (12) the input and output addresses through the output address (126) of the read data processing register (32) with the gate forming the gated output (103) of the processed data register (33). 3) processing the written data, further the register address decoder is connected by the input (12) output line (12) through the output address (127) of the register (41) the read data processing control with the gate generating the gated output (111) of the register (41) the read data processing control (4) of the read data processing block (4), further, the register address decoder (12) is connected by input (12) 128) a signal recorder (42) of the disk drive memory with the gate forming the gated output (112) of the signal recorder (42) of the disk drive memory of the read data processing block (4) and finally the register address decoder (2) is connected by the line (12) ) input and output addresses via the output address (129) of the read data register (43) 210 937 s hradlem vytvářejícím hradlovaný výstup (113) registru (43) čtených dat bloku (4) zpracování čteních dat, dále je blok (3) zpracování zapisovaných dat spojen skupinovým vedením (17) s blokem (4) zpracování čtených dat, dále je pamět (6) na pružném disku spojena vedením (14) zapisovaných dat s blokem (3) zpracování zapisovaných dat, dále je pamět (6) na pružném disku spojena vedením (312) s výstupem registru (31) obsluhy paničtí na pružném disku bloku (3) zpracování zapisovaných dat, dále je paměč (6) na pružném disku spojena vedením (421) s registrem (42) signálu z paměti mechaniky pružného disku bloku (4) zpracování čtených dat a konečně je pamět (6) na pružném disku spojena vedením (15) čteného signálu s blokem (5) oddělení hodin a dat, dále je blok (5) oddělení hodin a dat spojen vedením (13) oddělených hodin a dat s blokem (4) zpracování čtených dat a konečně s registrem (43) čtených dat bloku (4) zpracování čte ných dat.210 937 with a gate generating a gated output (113) of the read data register (43) of the read data processing block (4), further, the write data processing block (3) is connected by the group management (17) to the read data processing block (4); the flexible disk memory (6) connected by the write data line (14) to the write processing block (3), further, the flexible disk memory (6) connected by the line (312) to the output of the operator register (31) on the flexible disk block (3) 3) processing the written data, further, the flexible disk memory (6) is connected by a line (421) to the signal register (42) of the flexible disk drive memory of the read data processing block (4) and finally the flexible disk memory (6) is connected by a line (15) a read signal with a clock and data separation block (5), further, the clock and data separation block (5) is connected by a separate clock and data line (13) to a read data processing block (4) and finally to a read register (43) dat blo (4) processing of read data. 1 výkres1 drawing
CS846475A 1984-08-28 1984-08-28 Connection of universal interface unit memory connection on the disk CS240937B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS846475A CS240937B1 (en) 1984-08-28 1984-08-28 Connection of universal interface unit memory connection on the disk

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS846475A CS240937B1 (en) 1984-08-28 1984-08-28 Connection of universal interface unit memory connection on the disk

Publications (2)

Publication Number Publication Date
CS647584A1 CS647584A1 (en) 1985-07-16
CS240937B1 true CS240937B1 (en) 1986-03-13

Family

ID=5411899

Family Applications (1)

Application Number Title Priority Date Filing Date
CS846475A CS240937B1 (en) 1984-08-28 1984-08-28 Connection of universal interface unit memory connection on the disk

Country Status (1)

Country Link
CS (1) CS240937B1 (en)

Also Published As

Publication number Publication date
CS647584A1 (en) 1985-07-16

Similar Documents

Publication Publication Date Title
KR970707530A (en) A Direct Access Storage Device with Magneto-Resistive Transducing Head Apparatus (Direct Access Storage Device with Magneto-Resistive Transducing Head Apparatus)
US3439344A (en) Continuous data recording apparatus
SU1131483A3 (en) Device for multitrack reproduction of digital data from magnetic medium
CS240937B1 (en) Connection of universal interface unit memory connection on the disk
JPS6162920A (en) magnetic disk device system
JPH0828046B2 (en) Data recording method on card-shaped recording medium
JPH03222158A (en) Additionally writing method for data
EP0075666B1 (en) Control arrangement for magnetic bubble memories
JPS58147812A (en) Data recording system
JP3104188B2 (en) Data recorder
SU1282141A1 (en) Buffer storage
SU1019431A1 (en) Magnetic disk memory data input-output device
SU765869A1 (en) Device for processing and storing information
SU974411A1 (en) Buffer memory
SE9601346L (en) Process and system for transferring data between processors
SU1179351A1 (en) Interface for linking computer with peripheral units
SU1383441A1 (en) On-line memory device
SU834699A1 (en) Microprogramme-control device
JPS6148186B2 (en)
SU947866A1 (en) Memory control device
SU533952A1 (en) Device for recording information
SU1506443A1 (en) Function converter
SU760076A1 (en) DEVICE FOR PAIRING1
KR890009399Y1 (en) Interface circuits of compact disk read-only memory driver
SU862196A1 (en) Device for recording code information onto magnetic tape