CS240165B1

CS240165B1 - Zapojeni obvodu pro řízení rozběhu synchronního motoru

Info

Publication number: CS240165B1
Application number: CS712583A
Authority: CS
Inventors: Oldrich Podzimek
Original assignee: Oldrich Podzimek
Priority date: 1983-09-29
Filing date: 1983-09-29
Publication date: 1986-02-13

Abstract

Zapojeni obvodu pro řízeni synchronního motoru.Šeši se rozběh synchronního motoru napájeného z měniče s vlastní komutaci ze strany motoru. Pomocí napětí indukovaného ve statorovém vinutí motoru při zapnutí buzení je vyhodnocena poloha rotoru v klidu. Svorkově napětí motoru Í e úměrné rychlosti otáčeni, tedy pro nuovou rychlost je nulové. Rozběh z klidové polohy je zajištěn vnuceným, pozvolna se zvyšujícím kmitočtem a po dosažení potřebné velikosti svorkového napětí motoru se řízeni měniče přepne na obvody vyhodnocující okamžitou polohu rotoru z průběhu svorkového napětí motoru. Je zajištěno nafázování řídicích signálů při přepnutí z rozběhu vnuceným kmitočtem na řízení z vyhodnocených svorkových napětí.

Description

Vynález se týká zapojení obvodu pro řízení rozběhu synchronního motoru, zejména napájeného z měniče s vlastní komutací ze strany motoru» U tohoto typu pohonu je měnič řízen v závislosti na okamžité poloze rotoru vůči vnitřnímu napětí motoru· Pro vyhodnocení této polohy se využívá buá různých typů snímačů (optické, magnetické), nebo se poloha odvozuje z časového průběhu svorkového napětí motoru» Při tomto způsobu je pak klidová poloha rotoru odvozena od napětí indukovaného do statorového vinutí při zapnutí budícího obvodu motoru, Nedostatkem je, že při nízkých otáčkách během rozběhu je i indukované napětí motoru malé a je nebezpečí nepřesného vyhodnocení polohy. Proto sd používá pro první fázi rozběhu vnucený kmitočet» Při přechodech z jedné oblasti do druhé během rozběhu je pak nutno kontrolovat, zda se přepnutí děje během bezproudové pauzy, jinak by mohlo dojít k proboření střídače.

Zapojení obvodu pro řízení rozběhu synchronního motoru podle vynálezu umožňuje rozběh z klidové polohy vnucenou frekvencí a přepnutí při nafázování na signály z vyhodnocení svorkových napětí při zvolené rychlosti. Během první fáze rozběhu je kontrolována funkce čítače stavu a při případné chybě je tato opravena.

Podstata vynálezu spočívá v tom, že výstup vyhodnocovacího bloku indukovaného napětí motoru při nabuzování je připojen na datový vstup prvních hradel. Obvod prq zapnutí

- 3 240 IBS pohonu je připojen na startovací vstup prvního přepínače.

9bvod pro zapnutí buzení motoru je připojen jednak na budicí vstup prvního přepínače, jeďnak na vstup monostabilního klopného obvodu, přičemž výstup prvního přepínače je připojen na ovládací vstup prvních hradel a inverzní výstup prvního přepínače je připojen na ovládací vstup druhých hradel, jejichž datový vstup je spojen s datovým výstupem čítače a výstupy prvních a druhých hradel jsou připojeny na vstupy prvního logického součtu, jehož výstup je připojen na alespoň část adresovacích vstupů paměti, jejíž jedna část datových výstupů je připojena jednak na první vstupy logického komparátoru, jednak na datové vstupy třetích hradel. Druhá část dařových výstupů paměti je spojena s datovými vstupy Čítače, jehož poruchový výstup je spojen s adresovacím vstupem paměti a jehož zapisovací vstup je spojen s výstupem monostabilního klopného obvodu. První a druhý čítači vstup čítače je spojen s prvním a druhým výstupem přepínače směrů, jehož směrový vstup je připojen na zdroj zadání směru otáčení a kmitočtový vstup na zdroj rozběhového kmitočtu. Blokovací vstup přepínače směrů je spojen s výstupem, popřípadě inverzním výstupem, prvního přepínače.

Výstup vyhodnocovacího bloku indukovaného napětí motoru při chodu je připojen jednak na druhé vstupy logického komp'arátoru, jednak na datové vstupy čtvrtých hradel, přičemž ovládací vstupy třetích hradel jsou připojeny na první výstup a ovládací vstupy čtvrtých hradel na druhý invertovaný výstup druhého přepínače, jehož první ovládací vstup je spojen s výstupem^pátého hradla a druhý ovládací vstup je spojen s druhým vstupem pátého hradla a zároveň je připojen na rozhodovací jednotlu přepnutí rozběhu. První vstup pátého hradla je spojen s výstupem logického komparátoru, přičemž výstupy třetích a čtvrtých hradel jsou připojeny na vstup druhého logického součtu, jehož výstup je připojen na výstup obvodu pro řízení rozběhu synchronního stroje.

Příklad provedení je na přiloženém výkresu, kde výstup A vyhodnocovacího bloku indukovaného napětí motoru při

- 4 240 165 nabuzování je připojen na datový vstup prvních hradel Hl, obvod pro zapnutí pohonu je připojen na startovací vstup S prvního přepínače Pl. Obvod pro zapnutí buzení motoru je připojen jednak na budicí vstup BZ prvního přepínače Pl, jednak na vstup monostabilního klopného obvodu MKO, přičemž výstup X prvního přepínače Pl je připojen na ovládací vstup prvních hradel Hl a inverzní výstup X prvního přepínače Pl je připojen na ovládací vstup druhých hradel H2, jejichž datový vstup je spojen s datovým výstupem čítače Č. Výstupy prvních a druhých hradel Hl, H2 jsou připojeny na vstupy prvního logického součtu LSI, jehož výstup je připojen na alespoň část adresovacích vstupů paměti P, jejíž jedna část datových výstupů je připojena jednak na první vstupy logického komparátoru K, jednak na datové vstupy třetích hradel H3, Druhá část datových výstupů paměti P je spojena s datovými vstupy čítače Č, jehož poruchový výstup PV je spojen s adresovacím vstupem paměti P a jehož zapisovací vstup je spojen s výstupem monostabilního klopného obvodu MKO. První a druhý citaci vstup čítače £ je spojen s prvním a druhým výstupem přepínače směrů PS, jehož směrový výstup R je připojen na zdroj zadání směru otáčení a kmitočtový vstup C na zdroj rozběhového kmitočtu. Blokovací vstup přepínače směrů PS je spojen s výstupem X, popřípadě s inverzním výstupem X, prvního přepínače Pl. Výstup B vyhodnocovacího bloku indukovaného napětí motoru při chodu je připojen jednak na druhé vstupy logického komparátoru K, jednak na datové vstupy čtvrtých hradel H4> přičemž ovládací vstupy třetích hradel H3 jsou připojeny na první výstup £ a ovládací vstupy čtvrtých hradel H4 na druhý invertovaný výstup J druhého přepínače P2, jehož první ovládací vstup je spojen s výstupem pátého hradla H5 a druhý ovládací vstup je spojen s druhým vstupem pátého hradla H5 a zároveň je připojen na rozhodovací jednotku přepnutí rozběhu J. První vstup pátého hradla H5 je spojen s výstupem logického komparátoru K, přičemž výstupy třetích a čtvrtých hradel H3, H4 jsou připojeny na vstup druhého logického součtu LS2, jehož výstup je připojen na výstup V obvodu pro řízení rozběhu synchronního stroje.

- r 240 165

Činnost obvodu je řízena signály start a fcuzení, které se objevují na startovacím vstupu S a výstupu BZ vyhodnocovacího bloku indukovaného napětí U^_cj₁ motoru při chodu· Při zapnutí buzení motoru se aktivuje výstup BZ vyhodnocovacího bloku a zároveň se spustí monostabilní klopný obvod MKO. Průchozí jsou první hradla Hl, která propustí signály z vyhodnoceného indukovaného napětí U·^ motoru při buzení dále přes první logický součet LSI na parnět P, nejčastěji typu ROM. V ní se dekóduje kombinace jednotlivých vstupních indukovaných napětí motoru při buzení na určité pořadové číslo polohy rotoru· Toto číslo je vyjádřeno například BCD nebo lineárním kódem a v této formě je přivedeno na datový vstup čítače Č. Během trvání impulíu na výstupu monostabilního klopného obvodu MKO se tento údaj zapíše do čítače Č jako výdhozí stav, od kterého probíhá čítání čítače Ó po zapnutí celého pohonu, tj. po aktivování startovacího vstupu S prvního přepínače PÍ. Tím se změní i stav výstupu X a inverzního výstupu íř tohoto prvního přepínače Pl, první hradla Hl se uzavřou a přes druhá hradla H2 a první logický součet LSI se datové výstupy Čítače Č propojí na vstup paměti P, přičemž se nyní vybírají jiná pamětová místa než během nabuzování motoru. V případě poruchového stavu čítače Č indikovaného poruchovým výstupem PV se přepíše chybná hodnota správným údajem. Při zapnutí celého pohonu probíhá první fáze rozběhu od výchozí polohy rotoru. Přepínač směru PS otáčení řízený směrovým vstupem R propustí zvyšující se rozběhový kmitočet na jeden ze dvou citacích vstupů čítače C. Datové výstupy čítače G jsou v paměti P dekódovány na tvar odpovídající vyhodnocenému indukovanému napětí U_icil motoru při chodu a přes třetí hradla H3 a druhý logický součet LS2 se dostávají na výstup celého obvodu. Při dosažení určitých otáček se aktivuje rozběhový vstup pátých hradel H5, jejich výstup se však nemění do té doby, dokud nejsou na fázi rozběhové signály a signály z vyhodnoceného napětí.

Pokud se signály dostanou do fáze, vyhodnotí tento stav logický komparátor K, uvolní se páté hradlo H5, druhý přepínač P2 změní stav na prvním výstupu Q a druhém invertovaném výstupů £

- 6 třetí hradla H3 se uzavřou a vyhodnocené indukované napatí U^_cll motoru v čhodu se dostává přímo přes Čtvrtá hradla H4 a druhý logický součet LS2 na výstup.

Uvedené zapojení je vhodné zejména pro řízení rozběhu velkých synchronních strojů s prpudovým buzením.

Claims

PŘEDMĚT VYNÁLEZU

240 165

Zapojení obvodu pro řízení rozběhu synchronního motoru, zejména napájeného z měniče s vlastní komutací ze strany motoru, vyznačené tím, že výstup (Δ) vyhodnocovacího bloku indukovaného napětí (U.^) motoru při nabuzování je připojen na datový vstup prvních'hradel (Hl), obvod pro zapnutí pohonu je připojen na startovací vstup (S) prvního přepínače (Pl), obvod pro zapnutí buzení motoru je připojen jednak na budící vstup (BZ) prvního přepínače (Pl), jednak na vstup monostabilního klopného obvodu (MKO), přičemž výstup (X) prvního přepínače (Pl) je připojen na ovládací vstup prvních hradel (Hl) a inverzní výstup (2) prvního přepínače (Pl) je připojen na ovládací vstup druhých hradel (H2), jejichž datový vstup je spojen s datovým výstupem Čítače (Č) a výstupy prvních a druhých hradel (Hl, H2) jsou připojeny na vstupy prvního logického součtu (LSI), jehož výstup je připojen na alespoň část adresovacích vstupů paměti (P), jejíž jedna část datových výstupů je připojena jednak ná první vstupy logického komparátoru (K), jednak na datové vstupy třetích hradel (H3), druhá část datových výstupů paměti (P) je spojena s datovými vstupy čítače (Č), jehož poruchový'výstup (PV) je spojen s adresovacím vstupem paměti (P) a jehož zapisovací vstup je spojen s výstupem monostabilního klopného obvodu (MKO), první a druhý čítači vstup čítače (Č) je spojen s prvním a druhým výstupem přepínače směrů (PS), jehož směrový vstup (R) je připojen na zdroj zadání směru otáčení a kmitočtový vstup (C) na zdroj rozběhového kmitočtu, blokovací vstup přepínače směrů (PS), je spojen bud' výstupem (X), ne-fc>o s inverzním výstupem (ij^ prvního přepínače (Pl), výstup (B) vyhodnocovacího bloku indukovaného napětí (υ^₀^) motoru'při chodu je připojen jednak na druhé vstupy lógického komparátoru (K), jednak na datové vstupy čtvrtých hradel (H4), přičemž ovládací vstupy třetích hradel (H3) jsou připojeny na první výstup (Q) a ovládací vstupy čtvrtých hradel (H4) na druhý

- 3 240 183 invertovaný výstup (5) druhého přepínače (P2), jehož první ovládací vstup je spojen s výstupem pátého hradla (H5) a druhý ovládací vstup je spojen s druhým vstupem pátého hradla (H5) a zároveň je připojen na rozhodovací jednotku přepnutí rozběhu (J), první vstup pátého hradla (H5) je spojen s výstupem logického komparátoru (K), přičemž výstupy třetích a čtvrtých hradel (H3, H4) jsou připojeny na vstup druhého logického součtu (LS2), jehož výstup je připojen na výstup (V) obvodu pro řízení rozběhu synchronního stroje·