CS238682B1 - Zapojení komparačních obvodů - Google Patents

Abstract

Zapojení je určeno pro oblest měřicí techniky, především pro logické analyzátory, a řeěí problém porovnání množiny hodnot, předepsaných vstupními parametry, a množinou hodnot representujlcich stav měřených signálů, popřípadě stav vzorků těchto signálů. Zepojení komparačních obvodů sestává z řadiče přístroje, přepínače vstupů sběrnic, zdroje dat a adresové a datové sběrnice a datové sběrnice jsou připojeny vstupy nejméně jednoho modulu komparačních obvodů, a výstup modulu komparačního obvodu je připojen vstup řediče přístroje. Každý modul komparačních obvodů„sestévž z paměti první skupiny až paměti n-té skupiny a logického součinového členu, přičemž vstupy pamětí první skupiny až paměti n-té skupiny jsou připojeny ke vstupům modulu komparačních obvodu, výstupy těchto pamětí jsou připojeny ke vstupům logického součinového členu a výstup logického součinového členu je připojen k výstupu komparačních obvodů

Description

Vynález se týká zapojení komparačních obvodů určeného pro oblast měřicí techniky, především pro logické analyzátory.

Dosud známá zapojení komparačních obvodů jsou určena pro porovnávání množiny hodnot předepsané tzv. spouštěcími slovy, tj. slovy tvořícími součást sledovací podmínky řídicí průběh sledování s hodnotami vstupního datového slova, tj. slova representujíčího stav vstupních logických signálů, popřípadě stav vzorků vstupních logických signálů. Spouštěcí slovo se obvykle zadává jako posloupnost číslic patřících ke zvolené číslicové soustavě, popřípadě znaku representují čího libovolnou číslici ve zvolené číslicové soustavě. Sledovací podmínka se někdy zadává pomocí množiny spouštěcích slov spojených operátorem logického součtu.

Známá zapojení komparačních obvodů jsou řešena buď jako komparační obvody s pevně zapojenou kombinační sítí, nebo jeko komparační obvody s pamětí pro zápis a čtení.

Zapojení komparačních obvodů e pevně zapojenou kombinační sítí obsahuje registry spouštěcích slov a pevně zapojenou kombinační sít, realizující v závislosti na zadaném pracovním režimu porovnání obsahu registru spouštěcích slov bud s obsahem vstupního datového registru representujlcího stavy vzorku vstupních signálů, nebo přímo se stavy vstupních signálů. Toto uspořádání je při realizaci pomocí diskrétních součástek, popřípadě universálních integrovaných obvodů poměrně nákladné a tyto náklady navíc vzrůstají téměř lineárně při požadavku na zpracování více spouštěcích slov.

Zapojení komparačních obvodů s paměti pro zápis a čtení bývá dosud uspořádáno tak, že registry spouštěcích slov a kombinační sít je nahražena pamětí pro zápis a čtení, přičemž její kapacita je rovna 2ⁿ, kde n je počet vstupních logických signálů, popřípadě počet bitů vzorku vstupních logických signálů, a každá pamětové místo má kapacitu jednoho bitu. Adresové a detové vstupy této paměti jsou připojeny k přepínači vstupů, umožňujícímu připojit v režimu zápisu ne adresové vstupy—paměti pro zápis a čtení generátor adres a na datové vstupy této paměti generátor dat a v režimu čtení připojit na adresové vstupy zdroj dat.

V tomto uspořádání je možné realizovat nejen Booleovu funkci porovnávání vstupních proměnných se zadanou hodnotou, ale i jakoukoliv jinou Booleovu funkci. V režimu zápisu se požadovaná Booleova funkce předepíše tak, že generátor adres generuje posloupnost všech přípustných adres a do každého pemětového místa paměti pro zápis a čtení se zapíše stav mintermu příslušného generované adrese a požadované Booleovy funkci. V režimu čtení se na datové vstupy paměti pro zápis a čtení přivádějí logická signály representující vstupní proměnné a ne jejím výstupu se čtou stavy výstupní proměnné předepsané zadanou Booleovu funkcí. Výhodou komparačních obvodů s pamětí pro zápis a čtení je velká flexibilita, protože generátor adres a generátor dat mohou být řízeny programem, změnou programu lze předepsat libovolnou Booleovu funkci, kterou tyto obvody realizují.

Nevýhodou zapojení komparačních obvodů s pamětí pro zápis a čtení jsou poměrně vysoké náklady na pemšt pro zápis a čtení, které při použití identických pamětových prvků vzrůstají lineárně, popřípadě po skocích s počtem vstupních logických signálů.

Účelem vynálezu je odstranění nedostatků stávajícího stavu techniky spočívající v poměrně velké nákladnosti komparačních obvodů s pevně zapojenou kombinační sítí, popřípadě v nadbytečné flexibilitě a velké nákladnosti komparačních obvodů s pamětí pro zápis a čtení.

Výše uvedené nedostatky odstraňuje podle tohoto vynálezu zapojení komparačních obvodů určené zejména pro logické analyzátory, sestávající z řadiče přístroje, přepínače vstupů sběrnic, zdroje dat, adresové sběrnice komparačních obvodů a detové sběrnice komparačních obvodů. Podstata vynálezu spočívá v tom, že k výstupům adresové sběrnice a datové sběrnice jsou připojeny vstupy nejméně jednoho modulu komparačních obvodů, a to k prvnímu výstupu první skupiny výstupů datové sběrnice je připojen první vstup první skupiny vstupů prvního modulu komparačních obvodů, k druhému výstupu první skupiny výstupů datové sběrnice je při3 pojen druhý vstup první skupiny vstupů prvního modulu komparačních obvodů a k N-tému výstupu první skupiny výstupů datové sběrnice je připojen N-tý vstup první skupiny vstupů prvního modulu komparačních obvodů, kde N mé hodnotu nejméně 2, β k prvnímu výstupu první skupiny výstupů adresové sběrnice je připojen první vstup druhé skupiny vstupů prvního modulu komparačních obvodů, k druhému výstupu první skupiny výstupů adresové sběrnice je připojen druhý vstup druhé skupiny vstupů prvního modulu komparačních obvodů a k N-tému výstupu první skupiny výstupů adresové sběrnice je připojen N-tý vstup druhé skupiny vstupů prvního modulu komparačních obvodů a přímý výstup prvního modulu komparačních obvodů je připojen k jednomu ze vstupů řadiče přístroje. První vstup první skupiny vstupů prvního modulu komparač nich obvodů je připojen k prvnímu vstupu peměti první skupiny prvního modulu komparačních obvodů. Druhý vstup první skupiny vstupů prvního modulu komparačních obvodů je připojen k prvnímu vstupu paměti druhé skupiny prvního modulu komparačních obvodů, N-tý vstup první skupiny vstupů prvního modulu komparačních obvodů je připojen k prvnímu vstupu N-té skupiny prvního modulu komparačních obvodů, první vstup druhé skupiny vstupů prvního modulu komparačních obvodů je připojen k druhému vstupu peměti první skupiny prvního modulu komparačních obvodů je připojen k druhému vstupu paměti druhé skupiny prvního modulu komparačních obvodů, N-tý vstup druhé skupiny vstupů prvního modulu komparačních obvodů je připojen k druhému vstupu paměti N-té skupiny prvního modulu komparačních obvodů. První výstup peměti první skupiny prvního modulu komparačních obvodů je připojen k prvnímu vstupu prvního logického součinového členu, první výstup paměti druhé skupiny prvního modulu komparačních obvodů je připojen k druhému vstupu prvního logického součinového členu, první vstup peměti N-té skupiny prvního modulu komparačních obvodů je připojen k N-tému vstupu prvního logického součinového členu, přičemž přímý výstup prvního logického součinového členu je připojen k přímému výstupu prvního modulu komparačních obvodů a negovaný výstup prvního logického součinového členu je připojen k negovanému výstupu prvního modulu komparačních obvodů.

Výstup dekodéru adres řadiče je připojen ke vstupu výběrové sběrnice a výstupy výběrové sběrnice jsou připojeny ke vstupům alespoň jednoho modulu komparačních obvodů, a to první výstup skupiny výstupů výběrové sběrnice je připojen k prvnímu vstupu třetí skupiny vstupů prvního modulu komparačních obvodů, druhý výstup první skupiny výstupů výběrové sběrnice je připojen k druhému vstupu třetí skupiny vstupů prvního modulu komparačních obvodů,

N-tý výstup první skupiny výstupů výběrové sběrnice je připojen k N-tému vstupu třetí skupiny vstupů prvního modulu komparačních obvodů, přičemž první vstup třetí skupiny vstupů prvního modulu komparačních obvodů je připojen k třetímu vstupu paměti první skupiny modulu komparačních obvodů, druhý vstup třetí skupiny vstupů prvního modulu komparačních obvodů, druhý vstup třetí skupiny vstupů prvního modulu komparačních obvodů je připojen k třetímu vstupu paměti druhé skupiny prvního modulu komparačních obvodů je připojen k třetímu vstupu paměti N-té skupiny prvního modulu komparačních obvodů.

Přímý výstup prvního modulu komparačních obvodů je připojen k prvnímu vstupu prvního přepínače přímého a negovaného výstupu a negovaný výstup prvního modulu komparačních obvodů je připojen k druhému vstupu prvního přepínače přímého a negovaného výstupu a výstup prvního přepínače přímého a negovaného výstupu je připojen k jednomu ze vstupů řadiče přístroje, přičemž třetí vstup prvního přepínače přímého a negovaného výstupu je připojen k prvnímu výstupu výstupní brány a první vstup výstupní brány je připojen k jednomu z výstupů řadiče přístroje.

K výstupům adresové sběrnice, datové sběrnice, popřípadě výběrové sběrnice jsou připojeny vstupy druhého modulu komparačních obvodů prvního až K-tého modulu komparačních obvodů, přičemž první výstup prvního modulu komparačních obvodů je připojen k prvnímu vstupu výstupního logického součtového členu, první výstup druhého modulu komparačních obvodů je připojen k druhému vstupu výstupního logického součtového členu, první výstup K-tého modulu komparačních obvodů je připojen k K-tému vstupu výstupního logického součtového členu a první výstup výstupního logického součtového členu je připojen k jednomu ze vstupů řadiče přístroje.

Alespoň jeden z přímých výstupů prvního, druhého až K-tého modulu komparačních obvodů je

238662 připojen k jednomu z prvních vstupů prvního ež K-tého přepínače přímého e negovaného výstupu a alespoň jeden z negovaných výstupů přlsluSného prvního, druhého ež K-tého modulu komparačních obvodů je připojen k jednomu z druhých vstupů prvního až K-tého přepínače přímého a negovaného výstupu a alespoň jeden z výstupů výstupní brány je připojen k jednomu z třetích vstupů prvního, druhého až K-táho přepínače přímého a negovaného výstupu s alespoň jeden z příslužných prvních výstupů je připojen na alespoň jeden ze vstupů výstupního logického součtového členu.

Výhody zapojení komparačních obvodů podle vynélezu spočívají především ve snížení nákladů na parná! pro zápis e čtení. Namísto jedné paměti pro zápis a čtení, do které se ukládají údaje o stavu každého mintermu požadované Booleovy funkce, obsahuje zapojení podle vynálezu N~ pamětí pro zápis a čtení, tzv. pemětí praní až K-tá skupiny. Proměnné požadované Booleovy funkce se rozdělí do N-skupin a do každá z pamětí první až N-té skupiny se ukládá údaj o stavu každého mintermu Booleovy funkce praní až N-tá skupiny proměnných. Stav mintermu požadovaná Booleovy funkce je dán logickým součinem mintermů Booleových funkcí praní až N-tá skupiny proměnných.

Uspořádáním podle vynálezu sice nelze realizovat libovolnou Booleovu funkci, ale pouze jistou třídu Booleových funkcí; celková kapacita paměti praní až N-tá skupiny ale může být podstatně nižěl než kapacita paměti pro zápis a čtení, obsahující údaje o stavu každého mintermu Booleovy funkce, která je třeba realizovat komparačními obvody, zadané množinou hodnot způsobem uvedeným ve známém ptavu techniky jsou předepsány normální formou, obsahující jediný minterm nebo jediný term. Tato Booleova funkce tedy patří k zúžené třídě funkcí, které je možno realizovat zapojením komparačních obvodů podle vynálezu.

Zapojení komparačních obvodů podle vynálezu bude následovně blíže popsáno v příkladovém provedení s pomoci připojených výkresů, kde ne obr. 1 je základní blokové zapojení komparačních obvodů, ne obr. 2 je rozvinuté blokové základní zapojení podle obr. 1, na obr. 3 je dalěí rozvinutí blokového zapojení podle obr. 1 a 2, ne obr. 4 je také případ rozvinutí blokového zapojení podle obr. 1 a 2, na obr. 5 je rozvinutí blokového zapojení podle obr. 1 sž 4 e na obr. 6 je rozvinutí zapojení prvního modulu komparačních obvodů podle obr. 1.

Zapojení komperečních obvodů určené zejména pro logické analyzátory sestává z řadiče přístroje, přepínače vstupu sběrnic, zdroje dat, adresové sběrnice komparačních obvodů a datová sběrnice komparačních obvodů.

K výstupům adresová sběrnice X a datová sběrnice U podle obr. 1 jsou připojeny vstupy nejméně jednoho modulu komperečních obvodů 1, a to k prvnímu výstupu 1IQU praní supiny výstupů 1GU datové sběrnice U, je připojen první vstup 1 AI první skupiny vs/tupů AI prvního modulu komparačních obvodů 1 k druhému výstupu 21GU praní skupiny výstupů 10U datové sběrnice Jí je připojen druhý vstup 2A1 první skupiny vstupů AJ. prvního modulu komparačních obvodů 1 a k N-támu výstupu N1QU praní skupiny výstupů 1GU datové sběrnice Jí je připojen N-tý vstup NA1 praní skupiny vstupů AI prvního modulu komparačních obvodů J., kde N má hodnotu nejméně 2 a k prvnímu výstupu Í1QT praní skupiny výstupů 1QT adresová sběrnice X je připojen první vstup 1£1 druhá skupiny vstupů B1 prvního modulu komparačních obvodů J., k druhému výstupu 21GT praní skupiny výstupů ΊΟΤ adresové sběrnice T je připojen druhý vstup 2B1 druhé skupiny vstupů BL prvního modulu komparačních obvodů J. a k N-tému výstupu 4N1GT praní skupiny výstupů 1QT adresová sběrnice I je připojen N-tý vstup NBi druhá skupiny vstupů EL prvního modulu komparačních obvodů i a přímý výatup iG1 prvního modulu komparačních obvodů J. je připojen k jednomu ze vstupů řadiče přístroje P. První vstup 1 AI skupiny vstupů AI prvního modulu komparačních obvodů J. je připojen k prvnímu vstupu 1A1.1 peměti první skupiny 11 prvního modulu komparačních obvodů J., druhý vstup 2A1 první skupiny vstupů A' prvního modulu komparačních obvodů 1 je připojen k prvnímu vstupu l A21 paměti druhé skupiny 21 prvního modulu komparačních obvodů 1, N-tý vstup NAt první skupiny vstupů A1 prvního modulu komparačních obvodů 1 je připojen k prvnímu vstupu 1AN1 peměti N-té skupiny N1 prvního modulu komparačních obvodů J. a praní vstup 1B1 druhé skupiny vstupů BL prvního modulu komparačních obvodů J je připojen k druhému vstupu 2A11 paměti první skupiny 11 prvního modulu komparačních obvodů χ, druhý vstup 2B1 druhé skupiny vstupů Bt. prvního modulu komparačních obvodů 1 je připojen k druhému vstupu 2A21 paměti druhé skupiny 21 prvního modulu komparečních obvodů j_, S-tý vstup KB1 druhé skupiny vstupů Bl prvního modulu komparačních obvodů χ je připojen k druhému vstupu 2ANI paměti N -té skupiny NI prvního modulu komparačních obvodů χ, první výstup 1Q1.I- paměti první skupiny 1’ prvního modulu komparačních obvodů X je připojen k prvnímu vstupu JAL2Sprvního logického součinového členu 100. první výstup 1G21 paměti druhé skupiny 21 prvního modulu komparačních obvodů χ j® připojen k druhému vstupu 2A190 prvního logického součinového členu 100. první výstup ¹GN1 paměti N-té skupiny NI prvního modulu komparačních obvodů 1 j® připojen k N-téau vstupu NA 1.0.0 prvního legickéh· eoučinovéh· členu 100_fpřičemž přímý výstup 10100 prvního logického součinového členu 100 je připojen k přímému výstupu ¹ Gl prvního modulu komparačních obvodů t. a negovaný výstup 2G100 prvního logického součinového členu i 00 je připojen k negovanému výstupu 2ffi prvního modulu komparačních obvodů 1.

Výstup dekodéru adres Ϊ řrdiče přístroje P je připojen ke vstupu ιAX výběrové sběrnice X a výstupy výběrové sběrnice X jsou připojeny ke vstupům alespoň jednoho modulu komparačních obvodů, a to první výstup ¹1GX první skupiny výstupů 1GX výběrové sběrnice X je připojen k prvnímu vstupu i C1 třetí skupiny vstupů C' prvního modulu komparačních obvodů χ, druhý výstup 21GX první skupiny výstupů 1 SX výběrové sběrnice X je připojen k druhému vstupu 2C1 třetí skupiny vstupů C1 prvního modulu komparačních obvodů X, N-tý výstup M'GX první skupiny výstupů 1GX výběrové sběrnice X je připojen k N-tému vstupu NC¹ třetí skupiny vstupů CJ. prvního modulu komparačních obvodů X, přičemž první vstup 1Ci třetí skupiny vstupů Cl prvního modulu komparačních obvodů X je připojen k třetímu vstupu 3A'’ paměti první skupiny 1 1 prvního modulu komparačních obvodů X, druhý vstup 2C’ třetí skupiny vstupů C1 prvního modulu komparačních obvodů J. je připojen k třetímu vstupu 3A21 paměti druhé skupiny 2¹ prvního modulu komparačních obvodů χ, N~tý vstup NC1 třetí skupiny vstupu Cl prvního modulu komparačních obvodů 1 je připojen k třetímu vstupu 3AKi paměti N-té skupiny N1 prvního modulu komparančních obvodů χ.

Přímý výstup ,10.!. prvního modulu komparačních obvodů χ podle obr, 3 je připojen k prvnímu vstupu 1 A¹0¹ prvního přepínače přímého a negovaného výstupu '0¹ a negovaný výstup 2G1 prvního modulu komparačních obvodů χ je připojen k druhému vstupu 2A’Qi prvního přepínače přímého a negovaného výstupu ’0¹ a výstup 1Gl 01 prvního přepínače přímého negovaného výstupu 101 je připojen k jednomu ze vstupů řadiče přístroje P, přičemž třetí vstup 3A101 prvního přepínače přímého a negovaného výstupu 101 je připojen k prvnímu výstupu 1GZ výstupní brány Z a první vstup 1AZ výstupní brány Z je připojen k jednomu z výstupů řadiče přístroje P.

K výstupům adresové sběrnice T, datové sběrnice U, popřípadě výběrové sběrnice X jsou připojeny vstupy druhého modulu komparačních obvodů 2 až K-tého modulu komparačních obvodů K, přičemž první výstup 1Gl prvního modulu komparačních obvodů 1 je připojen k prvnímu vstupu 1AY výstupního logického součtového členu Y, první výstup 1Q2 druhého modulu komparačních obvodů 2 je připojen k druhému vstupu 2M. výstupního logického součtového členu X, první výstup 1G2 K-tého modulu komparačních obvodů K je připojen k K-tému vstupu KAY výstupního logického součtového členu X a první výstup 1GY výstupního logického součtového členu χ je připojen k jednomu ze vstupů řadiče přístroje P.

Alespoň jeden z přímých výstupů X£X, 1G2. až 1GK prvního, druhého až K-tého modulu komparačních obvodů 1, 2. až K podle obr. 5 je připojen k jednomu z prvních vstupů >Al01. Ά201 ®2 14S2X prvního až K-tého přepínače přímého a negovaného výstupu 10’ . 201 až K01 a alespoň jeden z negovaných výstupů 2G1 . 2G2 až 2GK příslušného prvního, druhého až K-tého modulu komparačních obvodů χ, 2 až K je připojen k jednomu z druhých vstupů 2A101. 2A201 až 2AK01 prvního až K-tého přepínače přímého a negovaného výstupu 1Ot. 201 až K0' a alespoň jeden z výstupů XGZ, 2£3l bí KGZ výstupní brány g je připojen k jednomu z třetích vstupů 3A101 . 3A201 až χΑΚ.Ο,¹ prvního, druhého až K-tého přepínače přímého a negovaného výstupu 101 . 201 až KC1 a alespoň jeden z příslušných prvních výstupů 1G.1Q1 1G2.01. ež 1 GK0.1 je připojen na alespoň jeden ze vstupů 1AY. 2AY ež KAY výstupního logického součtového členu I·

Delší rozvinutí zapojení prvního modulu komparačních obvodů £ z obr. i je znázorněno na obr. 6 pro případ požadavku porovnání spouštěcího slova s maximální hodnotou 255 se stavy osmi vstupních signálů. Zapojení prvního vstupu i A11 paměti první skupiny 11. jejího prvního výstupu i <811. zapojení prvního vstupu 1A21 paměti druhé skupiny 21 a jejího prvního výstupu 1S21 a zapojení vstupů a výstupů prvního logického součinového členu 100 se proti základnímu zapojení nemění. První vstup 1B1 první skupiny vstupů Bt prvního modulu komparačních obvodů 1 je připojen k prvnímu podvstupu 2A11 a_f k druhému podvstupu 2A¹’b. třetímu podvstupu 2Ai 'c a k čtvrtému podvstupu 2Ai id druhého vstupu 2A11 paměti první skupiny ¹ i i první vstup i Cl třetí skupiny vstupů C1 je připojen k prvnímu podvstupu 3A11 a a k druhému podvstupu 3A11b třetího vstupu 3A1¹ paměti první skupiny 11.

Druhý vstup 2B< první skupiny vstupů B1 prvního modulu komparačních obvodů χ je připojen k prvnímu podvstupu 2A2'a. k druhému podvstupu 2A21b. k třetímu podvstupu 2Aťc e ke čtvrtému podvstupu 2A21 d druhého vstupu 2A21 paměti skupiny 21; druhý vstup 2C1 třetí skupiny vstupů Cl je připojen k prvnímu podvstupu 3A21e a k druhému podvstupu 3A2ib třetího vstupu 3A21 paměti druhé skupiny 21.

Při funkci zapojeni ve fézi zadáváni Booleovy funkce, to je v režimu zápisu, generuje řadič přístroje £ zápisové výběrové signály, které jsou z výstupu dekodéru adres Ϊ řadiče přístroje £ přivedeny prostřednictvím prvního vstupu 1AX výběrové sběrnice χ a jejího prvního výstupu 11PX první skupiny výstupů 1GX na první vstup 1 Cl třetí skupiny vstupů Cl prvního modulu komparační paměti i a dále ne první podvstup 3A11 a třetího vstupu 3A! paměti první skupiny 1 prvního modulu komparačních obvodů i a dále prostřednictvím druhého výstupu 21GX první skupiny výstupů 1QX výběrové sběrnice X na druhý vstup 2C! třetí skupiny výstupů C1 prvního modulu komparačních obvodů χ, a dále na první podvstup 3A12a třetího vstupu 3A21 paměti druhé skupiny 21 prvního modulu komparačních obvodů χ. Těmito signály jsou paměl první skupiny 11 a pamět druhé skupiny 21 převedeny do režimu zápisu.

Nato generuje řadič přístroje £ adresové signály, které jsou přiváděny přes přepínač vstupů sběrnic R na první vstup 1 AT adresové sběrnice T a z prvního výstupu 11GT první skupiny výstupů 1GT adresové sběrnice £ na první vstup 1B1 druhá skupiny vstupů prvního modulu komparačních obvodů X a dále na první podvstup 2A11 a až čtvrtý podvstup 2A1 Jd druhého vstupu 2Aii paměti první skupiny 11 prvního modulu komparační peměti χ a z druhého výstupu 21GT první skupiny výstupů 1GT adresové sběrnice £ ne druhý vstup 2B1 druhé skupiny vstupů Bi prvního modulu komparačních obvodů χ, a dále na první podvstup 2A21a až čtvrtý podvstup 2A21d druhého vstupu 2A21 peměti druhé skupiny prvního modulu komparační paměti 1. Tyto adresové signály procházejí postupně všemi přípustnými stavy, které mohou nabývat Booleovy funkce první až K-té skupiny proměnných; pro příkladové zapojení šestnácti stavy pro Booleovu funkci první skupiny proměnných a šestnácti stavy pro Booleovu funkci druhé skupiny proměnných. Při každém stavu adresových signálů generuje řadič přístroje £ datové signály, které jsou přiváděny z jednoho z výstupů řadiče přístroje £ přes přepínač vstupů sběrnic £ na první vstup 1 AU datové sběrnice JJ a z prvního výstupu 1 1GU první skupiny výstupů .1.QU datové sběrnice JJ ne první vstup iAi první skupiny vstupů AX prvního modulu komparačních obvodů i a dále na první vstup 1A11 peměti první skupiny 11 prvního modulu komparanění paměti X β z druhého výstupu 21GU první skupiny výstupů 1QU datové sběrnice JJ na druhý vstup 2A1 první skupiny vstupů A1 prvního modulu komparačních obvodů χ. Tyto datové signály předepisují zadaný stav přísluěné skupiny podle zadané Booleovy funkce.

Při porovnávání, to je v režimu čtení, generuje řadič přístroje £ čtecí výběrové signály, které jsou přivedeny z výstupu dekodéru adres V řadiče přístroje £ prostřednictvím prvního vstupu 1 AX výběrové sběrnice X a jejího prvního výstupu ,1.1 GX první skupiny výstupů 1GX na první vstup 1C1 třetí skupiny vstupů Ci prvního modulu komparačních obvodů χ a dále

38682 in¹ druhý podvstup 3A''b třetího vstupu 3A11 paměti první skupiny ££ prvního modulu kompareč nich obvodů j. β dále prostřednictvím druhého výstupu ?'GX první skupiny výstupů 1GX výběrová sběrnice 2 ^nR druhý vstup 2C' třetí skupiny výstupů C' prvního modulu komparačních obvodů 1 a dále np druhý poóvstu? 3’A2b třetího vstupu 3A2¹ paměti druhé skupiny 21 prvního modulu komparačních obvodů 1· Těmito signály jsou pamět první skupiny H a pamět druhé skupiny 21 převedeny do režimu čtení.

Vstupní signály jsou ze zdroje dat přiváděny přes přepínač vstupů £ na první vstup ^! AT edresové sběrnice £ a z prvního výstupu 11GT první skupiny výstupů 1GT adresové sběrnice T na první vstup 'B¹ druhé skupiny vstupů Bl prvního modulu komparačních obvodů 1 a dále na první podvstup 2A' ' a až čtvrtý podvstup 2A1'd druhého vstupu 2A¹1 paměti první skupiny 1 1 prvního modulu komparačních obvodů 1 a z druhého výstupu 21 GT první skupiny výstupů 1GT adresové sběrnice T ne druhý vstup 2B¹ druhé skupiny vstupů Bl prvního modulu komparačních obvodů 1 e dále na první podvstup 2A2’a až čtvrtý podvstup 2A21d druhého vstupu 2A21 paměti druhé skupiny 21 prvního modulu komparačních obvodů 1. Těmito signály se adresuje vždy jedno pnmětové místo v paměti druhé skupiny 21· Stav signálů na prvním výstupu 1 Gl1 paměti první skupiny 1¹ a stav signálu na prvním výstupu 1G21 paměti druhé skupiny 21 pak representují stavy mintermu Booleovy funkce přísluěné skupiny a jsou přivedeny na první vstup 1A100 a druhý vstup 2A¹00 prvního logického součinového členu 100. Stav signálů na prvním výstupu iGl00 prvního logického součinového členu 1 00 representuje funkční hodnotu v zadané logické Booleovy funkce podle obecného vztahu y = y · y₂ ··· y_n <’>

kde y, je funkční hodnota Booleovy funkce první skupiny proměnných a y₂ je funkční hodnota Booleovy funkce druhé skupiny proměnných s y_n je funkční hodnota Booleovy funkce n-té skupiny proměnných.

Pro případ zapojení podle obr. 6 je funkční hodnota zadené Booleovy funkce podle obecného vztahu (i) rovna y = y, · y₂ (2) e určuje stav signálu přivedeného z prvního výstupu 10H 00 prvního logického součinového členu 100. který je přiveden na jeden ze vstupů řadiče přístroje £. Ne základě vyhodnocení tohoto signálu řídí řadič přístroje £ dalěí činnost.

Požaduje-li se možnost zadat inverzní Booleovu funkci k funkci zadené způsobem popsaným ve známém stavu techniky, potom se použije zapojení podle obr. 3. Řadič přístroje £ předává z jednoho svého výstupu do prvního vstupu 1AZ výstupní brány Z údaj o požadavku vyhodnocení přímé nebo inverzní Booleovy funkce. Tímto údajem je určen stav signálu přiváděného z prvního výstupu 1(g výstupní brány £ na třetí vstup 3A101 prvního přepínače přímého a negovaného výstupu 101. Na první vstup tohoto přepínače 101 je přiveden signál z prvního výstupu prvního modulu komperečních obvodů £, representující funkční hodnotu přímé Booleovy funkce, ne druhý vstup 2A(O1 tohoto přepínače 101 je přiveden signál z druhého výstupu 2G1 prvního modulu komparačních obvodů £, representující funkční hodnotu inverzní Booleovy funkce. Signál na prvním výstupu 1G1Q1 přepínače přímého a negovaného výstupu i0i representuje potom podle stavu signálu na třetím vstupu IA'01 tohoto přepínače 101 buď funkční hodnotu přímé Booleovy funkce, nebo funkční hodnotu inverzní Booleovy funkce. Požaduje-li se možnost zadání několika Booleových funkcí, potom řadič přístroje £ aktivuje výběrové signály skupin prvního modulu komparačních obvodů £ a potom ao nich popsaným způsobem zaznamená stavy mintermů příslušné první Booleově funkci. Dále potom řadič přístroje £ aktivuje výběrové signály paměti skupin druhého modulu komparačních obvodů 2, přiváděné z druhé skupiny výstupů 2GK výběrové sběrnice £ a potom pomocí adresovacích signálů přiváděných z druhé skupiny vý238682 stupů 2GT adresové sběrnice £ a datových signálů, přiváděných z druhé skupiny 2GU detové sběrnice U, zaznamená do paměti skupin 21 . 22 ež tN druhého modulu komparačních obvodů 2 stevy mintermů přislugné druhé Booleově funkci o dále potom obdobně prostřednictvím K-tých skupin výstupů KGX. KQT a KGU výběrové sběrnice X, sdresové sběrnice X a datové sběrnice U zeznemená stavy mintermů do paměti skupin K-tého modulu komparačních obvodů K příslušné K-té Booleově funkci. Tato činnost může probíhat podle konkrétního uspořádání nejen tak, jak bylo popsáno, tj. sekvenčně, ale také paralelně.

V režimu čtení se přivádějí vstupní signály ze zdroje det g prostřednictvím adresové sběrnice X nejen na vstupy druhé skupiny vstupů pj prvního modulu komperačních obvodů j_, ale také ne vstupy druhé skupiny vstupů B2 až BK druhého až K-tého modulu komparačních obvodů £. Tyto obvody zpracovávají uvedené vstupní signály stejně jako první modul komparačních obvodů i, jehož činnost byla výše vysvětlena. Signál na prvním výstupu IG2 druhého modulu komparačních obvodů 2. tedy representuje funkční hodnotu Booleovy funkce předepsané druhým spouštěcím slovem a signál na prvníta výstupu 1GK K- tého modulu komparačních obvodů X representuje funkční hodnotu Booleovy funkce předepsané K-tým spouštěcím slovem. Signály z prvních výstupů 1 Gi . 1Q2 až 1 GK prvního ež K-tého modulu komparačních obvodů J., 2. až K jsou přivede ny na první až K-tý vstup 1 AY až KAY výstupního logického součtového členu X, který tyto signály logicky sečte. Výsledný součtový signál je z prvního výstupu 1GY výstupního logického součtového členu X přiveden na jeden ze vstupů řadiče přístroje T, který potom na základě vyhodnocení kteréhokoliv ze zadaných spouštěcích slov řídí další činnost přístroje.

Požaduje-11 se možnost zadání několika přímých Booleových funkcí, potom se použije zapojení podle obr. 5. Přitom se mezi výstupy prvního až K-tého modulu komparačních obvodů 1 až £ a vstupy 1AY ež KAY výstupního logického členu X zařadí příslušný přepínač přímého a negovaného výstupu 100 až K00 jen pro ty Booleovy funkce, které se zadávají buď jako přímé, nebo inverzní. V režimu zadání Booleových funkcí je funkce zapojení podle obr. 5 obdobná funkci zapojení podle obr. 4; rozdíl spočívá jenom v tom, že řadič přístroje P zapíše z jednoho svého výstupu do prvního vstupu 1AZ výstupní brány Z údeje o požadavku ne vyhodnocení přímých nebo inverzních Booleových funkcí. V režimu porovnávání jsou potom signály alespoň některého z prvních výstupů 1Q1. 102 až iGK prvního, druhého až K-tého modulu komparačních obvodů i, 2 až £ přivedeny na některý ze vstupů 1AY. 2AY až KAY výstupního logického součtového členu X přes příslušný přepínač přímého a negovaného výstupu 101. 201 až K0i. Signály z prvních výstupů 1G101. 10201 až 1DK01 přepínače přímého a negovaného výstupu 101. 201 až K01 representují potom podle údajů uloženýčh ve výstupní bráně X funkční hodnoty buď přímé, nebo inverzní Booleovy funkce. Zapojení komparačních obvodů podle vynálezu je určeno pro oblast měřicí techniky, především pro logické analyzátory, lze je však využít ve všech zeřízeních, ve kterých je třeba realizovat jistou třídu Booleových funkcí,pro které platí, že funkční hodnotu zadané Booleovy funkce lze vyjádřit součinem funkčních hodnot Booleových funkcí, definovaných nad skupinami proměnných vytvořených seskupením proměnných zadané Bo oleovy funkce; k této třídě Booleových funkcí patří například Booleovy funkce, jejichž normální tvar obsahuje jediný term nebo minterm.

Claims (5)

1. PŘEDMĚT VYNALEZU

   1. Zapojení komparačních obvodů určené zejména pro logické analyzátory, sestávající z řadiče přístroje, přepínače vstupů sběrnic, zdroje dat, adresové sběrnice a dBtové sběrnice, vyznačené tím, že k výstupům adresové sběrnice (T) s datové sběrnice (U) jsou připojeny vstupy nejméně jednoho modulu komparačních obvodů O), a to k prvnímu výstupu (’’GU) první skupiny výstupů (1GU) detové sběrnice (U) je připojen první V3tup (1A1) první skupiny vstupů (A¹) prvního modulu komparačních obvodů (1), k druhému výstupu (21GU) první skupiny výstupů (1GU) datové sběrnice (U) je připojen druhý vstup (2A^!) první skupiny vstupů (A1) prvního modulu komparačních obvodů (1) a k N-tému výstupu (N1GU) první skupi9 ny výstupů (1GU) detové sběrnice (U) je připojen N-tý vstup (NA’) první skupiny vstupů (A¹ ) prvního modulu komparačních obvodů (1 ), kde N má hodnotu nejméně 2, a k prvnímu výstupu (1'GT) první skupiny výstupů (1GT) adresové sběrnice (T) je připojen první vstup (’B¹ ) druhé skupiny vstupů (B* ) prvního modulu komparačních obvodů (’ ), k druhému výstupu (21GT) první skupiny výstupů ('GT) adresové sběrnice (T) je připojen druhý vstup (2B1 ) druhé skupiny vstupů ÍB’) prvního modulu komparačních obvodů (i ) a k N-tému výstupu (N'GT) první skupiny výstupů (iGT) adresové sběrnice (T) je připojen N-tý vstup (NB1 ) druhé skupiny vstupů (Bl) prvního modulu komparačních obvodů (1) a přímý výstup (1G¹ ) prvního modulu komparačních obvodů (’) je připojen k jednomu ze vstupů řadiče přístroje (P), přičemž první vstup (1A1) první skupiny vstupů (A¹) prvního modulu komparačních obvodů (1 ) je připojen k prvnímu vstupu (;A11) psměti první skupiny (’1) prvního modulu komparačních obvodů (1), druhý vstup (2A1 ) první skupiny vstupů (AI) prvního modulu komparačních obvodů (1) je připojen k prvnímu vstupu (Ά2’) paměti druhé skupiny (21) prvního modulu komparačních obvodů (l ), N-tý vstup (NA1 ) první skupiny vstupů (AI ) prvního modulu komparačních obvodů (1 ) je připojen k prvnímu vstupu (’AN1) paměti N-té skupiny (Ni ) prvního modulu komparačních obvodů (1) a první vstup (1B1) druhé skupiny vstupů (Bl ) prvního modulu komparačních obvodů (’) je připojen k druhému vstupu (2A’¹ ) peměti první skupiny (11) prvního modulu komparačních obvodů (i), druhý vstup (2Bi ) druhé skupiny vstupů (Bl) prvního modulu komparačních obvodů (,) je připojen k druhému vstupu (2A21 ) paměti druhé skupiny (21) prvního modulu komparačních obvodů (i), N-tý vstup (NB1 ) druhé skupiny vstupů (Bl) prvního modulu komparačních obvodů (i) je připojen k druhému vstupu (2AN1) paměti N-té skupiny (N1 ) prvního modulu komparačních obvodů (’) a první výstup ('G11) paměti první skupiny (,f ) prvního modulu komparačních obvodů (1) je připojen k prvnímu vstupu (1A100) prvního logického součinového členu (Ό0), první výstup (1G21 ) peměti druhá skupiny (21) prvního modulu komparačních-obvodů (i) je připojen k druhému vstupu (2A100) prvního logického součinového členu (100), první výstup (’GN1) paměti N-té skupiny (N1) prvního modulu komparačních obvodů (1) je připojen k N-tému vstupu ÍNA100) prvního logického součinového členu (100), přičemž přímý výstup (1G100) prvního logického součinového členu (100) je připojen k přímému výstupu (1G1) prvního modulu komparačních obvodů (1) a negovaný výstup (2G100) prvního logického součinového členu (100) je připojen k negovanému výstupu (2G') prvního modulu komparačních obvodů (1).
2. 2. Zapojení podle bodu 1, vyznačené tím, že výstup dekodéru adres (V) řadiče (P) je připojen ke vstupu (1AX) výběrové sběrnice (X) a výstupy výběrové sběrnice (X) jsou připojeny ke vstupům alespoň jednoho modulu komparačních obvodů, a to první výstup (’ GX) první skupiny výstupů (’GX) výběrové sběrnice (X) je připojen k prvnímu vstupu (iC’ ) třetí skupiny vstupů (C ) prvního modulu komparačních obvodů (1), druhý výstup (?’GX) první skupiny výstupů (1GX) výběrové sběrnice (X) je připojen k druhému vstupu (2G1) třetí skupiny vstupů (C!) prvního modulu komparačních obvodů (1), N-tý výstup (N1GX) první skupiny výstupů (1GX) výběrové sběrnice (X) je připojen k N-tému vstupu (NC’) třetí skupiny vstupů (C1) prvního modulu komparačních obvodů (1), přičemž první vstup (1C¹) třetí skupiny vstupů (C) prvního modulu komparačních obvodů (1) je připojen k třetímu vstupu (3A¹1 ) paměti první skupiny (1’) prvního modulu komparačních obvodů (1), druhý vstup (2C1 ) třetí skupiny vstupů (Cl) prvního modulu komparačních obvodů (1) je připojen k třetímu vstupu (3A21 ) paměti druhé skupiny (21) prvního modulu komparačních obvodů (1), N-tý vstup (NC* ) třetí skupiny vstupů (Cl) prvního modulu komparačních obvodů (1) je připojen k třetímu vstupu (3AN’) paměti N-té skupiny (Nl ) prvního modulu komparačních obvodů (i). ³
3. 3. Zapojení podle bodů 1 a 2, vyznačené tím, že přímý výstup (1G1) prvního modulu komparačních obvodů (i) je připojen k prvnímu vstupu (1A101) prvního přepínače přímého a negovaného výstupu (10’) a negovaný výstup (2G1) prvního modulu komparačních obvodů (’) je připojen k druhému vstupu (2A101) prvího přepínače přímého a negovaného výstupu (10’) a výstup (1G’O1) prvního přepínače přímého a negovaného výsti^u (lOt ) je připojen k jednomu ze vstupů řadiče přístroje (P), přičemž třetí vstup (3A101 ) prvního přepínače přímého o negovaného výstupu (Ί01) je připojen k prvnímu výstupu (1 GZ) výstupní brány JZ), a první vstup

   1 O (’ΑΖ) výstupní brány (Z) je připojen k jednomu z výstupů řadiče přístroje (P).
4. 4. Zepojení podle bodů ¹ e 2, vyznačené tím, že k výstupům adresované sběrnice (T), datové sběrnice (11), popřípadě výběrové sběrnice (X) jsou připojeny vstupy druhého modulu komparačních obvodů (2) až K-tého modulu komparačních obvodů (K)_z přičemž první výstup (1 Gi ) prvního modulu komparačních obvodů (1 ) je připojen k prvnímu vstupu (1AY) výstupního logického součtového členu (X), první výstup (1G2) druhého modulu komparačních obvodů (2), je připojen k druhému vstupu (2AY) výstupního logického součtového členu (Y), první výstup (1G2) K-tého modulu komparačních obvodů (K) je připojen k K-tému vstupu (KAY) výstupního logického součtového členu (Y) a první výstup (1GY) výstupního logického součtového členu ÍY) je připojen k jednomu ze vstupů řadiče přístroje (F).
5. 5. Zapojení podle bodů ’ až 4, vyznačené tím, že alespoň jeden z přímých výstupů (1G1), (1G2) až (iGK) prvního, druhého až K-tého modulu komparačních obvodů (1), (2) až (K) je připojen k jednomu z prvních vstupů (1A101 ), (1A201) bž (IAK01 ) prvního, druhého až K-tého přepínače přímého a negovaného výstupu <'0i), (201) až (K01 ) a alespoň jeden z negovaných výstupů (2G), (2G2) až (2GK) příslušného prvního, druhého až K-tého modulu komparačních obvodů (!), (2) až (K) je připojen k jednomu z druhých vstupů (2A10’), (2A201) až (2AK0’ ) prvního až K-tého přepínače přímého a negovaného výstupu (101), (20;) až (KO¹) e alespoň jeden c výstupů (’GZ), (2GZ) až (KGZ) výstupní brány (Z) je připojen k jednomu z třetích vstupů (3A’0i), (3A201 ) až (3AK0’) prvního, druhého až K-tého přepínače přímého a negovaného výstupu (W'), (201) až (KO’) a alespoň jeden z přísluěných prvních výstupů (iGOi ), (’G2O1) ež (iGKO1) je připojen na alespoň jeden ze vstupů (1AY), (2AY) až (KAY) výstupního logického součtového členu (Y).