CS238682B1

CS238682B1 - Connection of comparative circuits

Info

Publication number: CS238682B1
Application number: CS8310165A
Authority: CS
Inventors: Stanislav Bartak; Jaroslav Stary; Vaclav Neumajer; Milan Stolba; Jiri Tlamsa; Oskar Vacek; Dag Jeger
Original assignee: Stanislav Bartak; Jaroslav Stary; Vaclav Neumajer; Milan Stolba; Jiri Tlamsa; Oskar Vacek; Dag Jeger
Priority date: 1983-12-29
Filing date: 1983-12-29
Publication date: 1985-12-16
Also published as: CS1016583A1

Abstract

Zapojení je určeno pro oblest měřicí techniky, především pro logické analyzátory, a řeěí problém porovnání množiny hodnot, předepsaných vstupními parametry, a množinou hodnot representujlcich stav měřených signálů, popřípadě stav vzorků těchto signálů. Zepojení komparačních obvodů sestává z řadiče přístroje, přepínače vstupů sběrnic, zdroje dat a adresové a datové sběrnice a datové sběrnice jsou připojeny vstupy nejméně jednoho modulu komparačních obvodů, a výstup modulu komparačního obvodu je připojen vstup řediče přístroje. Každý modul komparačních obvodů„sestévž z paměti první skupiny až paměti n-té skupiny a logického součinového členu, přičemž vstupy pamětí první skupiny až paměti n-té skupiny jsou připojeny ke vstupům modulu komparačních obvodu, výstupy těchto pamětí jsou připojeny ke vstupům logického součinového členu a výstup logického součinového členu je připojen k výstupu komparačních obvodůThe connection is intended for the field of measurement technology, especially for logic analyzers, and solves the problem of comparing a set of values prescribed by input parameters and a set of values representing the state of the measured signals, or the state of samples of these signals. The connection of the comparison circuits consists of a device controller, a bus input switch, a data source and an address and data bus, and the inputs of at least one comparison circuit module are connected to the data bus, and the output of the comparison circuit module is connected to the input of the device controller. Each comparison circuit module consists of a memory of the first group to the memory of the nth group and a logical product element, while the inputs of the memories of the first group to the memory of the nth group are connected to the inputs of the comparison circuit module, the outputs of these memories are connected to the inputs of the logical product element and the output of the logical product element is connected to the output of the comparison circuits

Description

Vynález se týká zapojení komparačních obvodů určeného pro oblast měřicí techniky, především pro logické analyzátory.The invention relates to the connection of comparative circuits intended for the field of measuring technology, in particular for logic analyzers.

Dosud známá zapojení komparačních obvodů jsou určena pro porovnávání množiny hodnot předepsané tzv. spouštěcími slovy, tj. slovy tvořícími součást sledovací podmínky řídicí průběh sledování s hodnotami vstupního datového slova, tj. slova representujíčího stav vstupních logických signálů, popřípadě stav vzorků vstupních logických signálů. Spouštěcí slovo se obvykle zadává jako posloupnost číslic patřících ke zvolené číslicové soustavě, popřípadě znaku representují čího libovolnou číslici ve zvolené číslicové soustavě. Sledovací podmínka se někdy zadává pomocí množiny spouštěcích slov spojených operátorem logického součtu.The prior art circuits of the comparator circuits are intended for comparing a set of values prescribed by the so-called trigger words, i.e. words forming part of the tracking condition controlling the tracking sequence with the values of the input data word, ie words representing the state of the input logic signals. The trigger word is usually entered as a sequence of digits belonging to the selected digit system, or a character representing any digit in the selected digit system. A tracking condition is sometimes specified using a set of trigger words joined by a logical sum operator.

Známá zapojení komparačních obvodů jsou řešena buď jako komparační obvody s pevně zapojenou kombinační sítí, nebo jeko komparační obvody s pamětí pro zápis a čtení.Known comparator circuits are designed either as comparator circuits with a fixed combination network or as comparator circuits with read / write memory.

Zapojení komparačních obvodů e pevně zapojenou kombinační sítí obsahuje registry spouštěcích slov a pevně zapojenou kombinační sít, realizující v závislosti na zadaném pracovním režimu porovnání obsahu registru spouštěcích slov bud s obsahem vstupního datového registru representujlcího stavy vzorku vstupních signálů, nebo přímo se stavy vstupních signálů. Toto uspořádání je při realizaci pomocí diskrétních součástek, popřípadě universálních integrovaných obvodů poměrně nákladné a tyto náklady navíc vzrůstají téměř lineárně při požadavku na zpracování více spouštěcích slov.The wiring of the comparator circuitry of the fixed-link combination network comprises trigger word registers and a fixed-wired combination network performing, depending on the operating mode, comparing the contents of the trigger word register either with the input data register representing the sample signal input states or directly with the input signal states. This arrangement is relatively costly when implemented by means of discrete components or universal integrated circuits, and these costs, in addition, increase almost linearly in the case of the requirement to process multiple trigger words.

Zapojení komparačních obvodů s paměti pro zápis a čtení bývá dosud uspořádáno tak, že registry spouštěcích slov a kombinační sít je nahražena pamětí pro zápis a čtení, přičemž její kapacita je rovna 2ⁿ, kde n je počet vstupních logických signálů, popřípadě počet bitů vzorku vstupních logických signálů, a každá pamětové místo má kapacitu jednoho bitu. Adresové a detové vstupy této paměti jsou připojeny k přepínači vstupů, umožňujícímu připojit v režimu zápisu ne adresové vstupy—paměti pro zápis a čtení generátor adres a na datové vstupy této paměti generátor dat a v režimu čtení připojit na adresové vstupy zdroj dat.The connection of comparative circuits with read / write memory has so far been arranged in such a way that registers of start words and combination network are replaced by write / read memory, its capacity is 2 ⁿ , where n is the number of input logic signals or number of sample input bits. logic signals, and each memory location has a capacity of one bit. The address and detector inputs of this memory are connected to an input switch that allows to write in address mode non-address inputs — the read / write memory address generator and to the data inputs of this memory the data generator and in read mode connect the data source to the address inputs.

V tomto uspořádání je možné realizovat nejen Booleovu funkci porovnávání vstupních proměnných se zadanou hodnotou, ale i jakoukoliv jinou Booleovu funkci. V režimu zápisu se požadovaná Booleova funkce předepíše tak, že generátor adres generuje posloupnost všech přípustných adres a do každého pemětového místa paměti pro zápis a čtení se zapíše stav mintermu příslušného generované adrese a požadované Booleovy funkci. V režimu čtení se na datové vstupy paměti pro zápis a čtení přivádějí logická signály representující vstupní proměnné a ne jejím výstupu se čtou stavy výstupní proměnné předepsané zadanou Booleovu funkcí. Výhodou komparačních obvodů s pamětí pro zápis a čtení je velká flexibilita, protože generátor adres a generátor dat mohou být řízeny programem, změnou programu lze předepsat libovolnou Booleovu funkci, kterou tyto obvody realizují.In this arrangement, it is possible to realize not only the Boolean function of comparing input variables with a given value, but also any other Boolean function. In write mode, the desired Boolean function is prescribed such that the address generator generates a sequence of all allowable addresses, and the memory status of the generated address and the desired Boolean function is written to each memory location of the write and read memory. In read mode, the logical signals representing the input variables are input to the write and read memory data inputs, and the output variable states prescribed by the Boolean function are read from its output. The advantage of comparator circuits with read / write memory is great flexibility, since the address generator and data generator can be controlled by the program, by changing the program it is possible to prescribe any Boolean function that these circuits realize.

Nevýhodou zapojení komparačních obvodů s pamětí pro zápis a čtení jsou poměrně vysoké náklady na pemšt pro zápis a čtení, které při použití identických pamětových prvků vzrůstají lineárně, popřípadě po skocích s počtem vstupních logických signálů.The disadvantage of wiring comparative circuits with read / write memory is the relatively high cost of write / read memory which, when using identical memory elements, increases linearly or jumps with the number of input logic signals.

Účelem vynálezu je odstranění nedostatků stávajícího stavu techniky spočívající v poměrně velké nákladnosti komparačních obvodů s pevně zapojenou kombinační sítí, popřípadě v nadbytečné flexibilitě a velké nákladnosti komparačních obvodů s pamětí pro zápis a čtení.The purpose of the present invention is to overcome the drawbacks of the prior art, which is the comparatively high cost of comparator circuits with a fixed combination network, possibly of excessive flexibility, and the high cost of comparator circuits with read / write memory.

Výše uvedené nedostatky odstraňuje podle tohoto vynálezu zapojení komparačních obvodů určené zejména pro logické analyzátory, sestávající z řadiče přístroje, přepínače vstupů sběrnic, zdroje dat, adresové sběrnice komparačních obvodů a detové sběrnice komparačních obvodů. Podstata vynálezu spočívá v tom, že k výstupům adresové sběrnice a datové sběrnice jsou připojeny vstupy nejméně jednoho modulu komparačních obvodů, a to k prvnímu výstupu první skupiny výstupů datové sběrnice je připojen první vstup první skupiny vstupů prvního modulu komparačních obvodů, k druhému výstupu první skupiny výstupů datové sběrnice je při3 pojen druhý vstup první skupiny vstupů prvního modulu komparačních obvodů a k N-tému výstupu první skupiny výstupů datové sběrnice je připojen N-tý vstup první skupiny vstupů prvního modulu komparačních obvodů, kde N mé hodnotu nejméně 2, β k prvnímu výstupu první skupiny výstupů adresové sběrnice je připojen první vstup druhé skupiny vstupů prvního modulu komparačních obvodů, k druhému výstupu první skupiny výstupů adresové sběrnice je připojen druhý vstup druhé skupiny vstupů prvního modulu komparačních obvodů a k N-tému výstupu první skupiny výstupů adresové sběrnice je připojen N-tý vstup druhé skupiny vstupů prvního modulu komparačních obvodů a přímý výstup prvního modulu komparačních obvodů je připojen k jednomu ze vstupů řadiče přístroje. První vstup první skupiny vstupů prvního modulu komparač nich obvodů je připojen k prvnímu vstupu peměti první skupiny prvního modulu komparačních obvodů. Druhý vstup první skupiny vstupů prvního modulu komparačních obvodů je připojen k prvnímu vstupu paměti druhé skupiny prvního modulu komparačních obvodů, N-tý vstup první skupiny vstupů prvního modulu komparačních obvodů je připojen k prvnímu vstupu N-té skupiny prvního modulu komparačních obvodů, první vstup druhé skupiny vstupů prvního modulu komparačních obvodů je připojen k druhému vstupu peměti první skupiny prvního modulu komparačních obvodů je připojen k druhému vstupu paměti druhé skupiny prvního modulu komparačních obvodů, N-tý vstup druhé skupiny vstupů prvního modulu komparačních obvodů je připojen k druhému vstupu paměti N-té skupiny prvního modulu komparačních obvodů. První výstup peměti první skupiny prvního modulu komparačních obvodů je připojen k prvnímu vstupu prvního logického součinového členu, první výstup paměti druhé skupiny prvního modulu komparačních obvodů je připojen k druhému vstupu prvního logického součinového členu, první vstup peměti N-té skupiny prvního modulu komparačních obvodů je připojen k N-tému vstupu prvního logického součinového členu, přičemž přímý výstup prvního logického součinového členu je připojen k přímému výstupu prvního modulu komparačních obvodů a negovaný výstup prvního logického součinového členu je připojen k negovanému výstupu prvního modulu komparačních obvodů.According to the present invention, the above-mentioned drawbacks are eliminated by comparing circuitry intended especially for logic analyzers, consisting of an instrument controller, a bus input switch, a data source, a comparator address bus, and a comparator detector bus. SUMMARY OF THE INVENTION The inputs of at least one comparator module are connected to the address bus and data bus outputs, and the first output of the first group of outputs of the first comparator circuit is connected to the first output of the first group of outputs. The second input of the first group of inputs of the first comparator circuit module is connected to the data bus outputs and the N-th output of the first group of outputs of the data bus is connected to the Nth input of the first group of inputs of the first comparator circuit module. the first input group output group is connected to the first input of the second input group of the first comparator circuit modules, the second output of the first address bus output group is connected to the second input of the second input group of the first comparator circuits module, and to the N th output of the first group the address bus output pins are connected to the N-th input of the second input group of the first comparator circuit module, and the direct output of the first comparator circuit module is connected to one of the controller controller inputs. The first input of the first group of inputs of the first comparator circuit module is connected to the first input of the memory of the first group of the first comparator circuit module. The second input of the first input group of the first comparator circuit module is connected to the first memory input of the second group of the first comparator circuit module, the Nth input of the first input group of the first comparator circuit module is connected to the first input of the Nth group of the first comparator circuit module the input group of the first comparator circuit module is connected to the second memory input of the first group of the first comparator circuit module is connected to the second memory input of the second group of the first comparator circuit module; group of the first module of comparative circuits. The first memory output of the first group of the first comparator circuit module is connected to the first input of the first logical product element, the first memory output of the second group of the first comparator circuit module is connected to the second input of the first logical product element, connected to the N-th input of the first logical product, wherein the direct output of the first logical product is coupled to the direct output of the first comparator circuit module and the negated output of the first logical product is coupled to the negated output of the first comparator circuit module.

Výstup dekodéru adres řadiče je připojen ke vstupu výběrové sběrnice a výstupy výběrové sběrnice jsou připojeny ke vstupům alespoň jednoho modulu komparačních obvodů, a to první výstup skupiny výstupů výběrové sběrnice je připojen k prvnímu vstupu třetí skupiny vstupů prvního modulu komparačních obvodů, druhý výstup první skupiny výstupů výběrové sběrnice je připojen k druhému vstupu třetí skupiny vstupů prvního modulu komparačních obvodů,The controller address decoder output is connected to the selective bus input, and the selective bus outputs are connected to the inputs of at least one comparator module, namely the first output of the selective bus output group is connected to the first input of the third input group of the first comparator circuit. the bus is connected to the second input of the third input group of the first comparator circuit module,

N-tý výstup první skupiny výstupů výběrové sběrnice je připojen k N-tému vstupu třetí skupiny vstupů prvního modulu komparačních obvodů, přičemž první vstup třetí skupiny vstupů prvního modulu komparačních obvodů je připojen k třetímu vstupu paměti první skupiny modulu komparačních obvodů, druhý vstup třetí skupiny vstupů prvního modulu komparačních obvodů, druhý vstup třetí skupiny vstupů prvního modulu komparačních obvodů je připojen k třetímu vstupu paměti druhé skupiny prvního modulu komparačních obvodů je připojen k třetímu vstupu paměti N-té skupiny prvního modulu komparačních obvodů.The n-th output of the first group of outputs of the bus is connected to the n-th input of the third input group of the first comparator module, the first input of the third input group of the first comparator circuit is connected to the third memory input of the first comparator circuit module, the second input of the third group of inputs of the first comparator circuit module is connected to the third memory input of the second group of the first comparator circuit module is connected to the third memory input of the N-th group of the first comparator circuit module.

Přímý výstup prvního modulu komparačních obvodů je připojen k prvnímu vstupu prvního přepínače přímého a negovaného výstupu a negovaný výstup prvního modulu komparačních obvodů je připojen k druhému vstupu prvního přepínače přímého a negovaného výstupu a výstup prvního přepínače přímého a negovaného výstupu je připojen k jednomu ze vstupů řadiče přístroje, přičemž třetí vstup prvního přepínače přímého a negovaného výstupu je připojen k prvnímu výstupu výstupní brány a první vstup výstupní brány je připojen k jednomu z výstupů řadiče přístroje.The direct output of the first comparator circuit module is connected to the first input of the first direct and negated output switch and the negated output of the first comparator circuit module is connected to the second input of the first direct and negated output switch and the output of the first direct and negated output switch is connected to one of the controller inputs The third input of the first direct and negated output switch is connected to the first output gate output and the first output gate input is connected to one of the controller outputs.

K výstupům adresové sběrnice, datové sběrnice, popřípadě výběrové sběrnice jsou připojeny vstupy druhého modulu komparačních obvodů prvního až K-tého modulu komparačních obvodů, přičemž první výstup prvního modulu komparačních obvodů je připojen k prvnímu vstupu výstupního logického součtového členu, první výstup druhého modulu komparačních obvodů je připojen k druhému vstupu výstupního logického součtového členu, první výstup K-tého modulu komparačních obvodů je připojen k K-tému vstupu výstupního logického součtového členu a první výstup výstupního logického součtového členu je připojen k jednomu ze vstupů řadiče přístroje.The inputs of the second comparator circuit module of the first to K-th comparator circuit module are connected to the outputs of the address bus, data bus or selective bus, and the first output of the first comparator circuit module is connected to the first input of the output logic summation it is connected to the second input of the output logic sum member, the first output of the K-th comparative circuit module is connected to the K-th input of the output logic sum, and the first output of the output logic sum is connected to one of the inputs of the controller.

Alespoň jeden z přímých výstupů prvního, druhého až K-tého modulu komparačních obvodů jeAt least one of the direct outputs of the first, second through K-th comparator circuit modules is

238662 připojen k jednomu z prvních vstupů prvního ež K-tého přepínače přímého e negovaného výstupu a alespoň jeden z negovaných výstupů přlsluSného prvního, druhého ež K-tého modulu komparačních obvodů je připojen k jednomu z druhých vstupů prvního až K-tého přepínače přímého a negovaného výstupu a alespoň jeden z výstupů výstupní brány je připojen k jednomu z třetích vstupů prvního, druhého až K-táho přepínače přímého a negovaného výstupu s alespoň jeden z příslužných prvních výstupů je připojen na alespoň jeden ze vstupů výstupního logického součtového členu.238662 connected to one of the first inputs of the first to K-th switch of the direct e negated output and at least one of the negated outputs of the corresponding first, second to K-th comparator circuit module is connected to one of the second inputs of the first to K-th direct and negated switch and at least one of the outputs of the output gateway is connected to one of the third inputs of the first, second through K-th direct and negated output switches with at least one of the respective first outputs being connected to at least one of the outputs of the output logic.

Výhody zapojení komparačních obvodů podle vynélezu spočívají především ve snížení nákladů na parná! pro zápis e čtení. Namísto jedné paměti pro zápis a čtení, do které se ukládají údaje o stavu každého mintermu požadované Booleovy funkce, obsahuje zapojení podle vynálezu N~ pamětí pro zápis a čtení, tzv. pemětí praní až K-tá skupiny. Proměnné požadované Booleovy funkce se rozdělí do N-skupin a do každá z pamětí první až N-té skupiny se ukládá údaj o stavu každého mintermu Booleovy funkce praní až N-tá skupiny proměnných. Stav mintermu požadovaná Booleovy funkce je dán logickým součinem mintermů Booleových funkcí praní až N-tá skupiny proměnných.The advantages of comparing circuits according to the invention are mainly the reduction of steam costs! for reading and reading. Instead of a single write and read memory in which the status data of each minterm of the desired Boolean function is stored, the circuit according to the invention comprises N-write and read memories, the so-called wash memory up to the K-th group. The variables of the desired Boolean function are divided into N-groups, and each of the memories of the first through the N-th group stores the state of each Minterm of the Boolean wash function up to the N-th group of variables. The Minterm state required by the Boolean function is given by the logical product of the Minterms of the Boolean wash function up to the N th group of variables.

Uspořádáním podle vynálezu sice nelze realizovat libovolnou Booleovu funkci, ale pouze jistou třídu Booleových funkcí; celková kapacita paměti praní až N-tá skupiny ale může být podstatně nižěl než kapacita paměti pro zápis a čtení, obsahující údaje o stavu každého mintermu Booleovy funkce, která je třeba realizovat komparačními obvody, zadané množinou hodnot způsobem uvedeným ve známém ptavu techniky jsou předepsány normální formou, obsahující jediný minterm nebo jediný term. Tato Booleova funkce tedy patří k zúžené třídě funkcí, které je možno realizovat zapojením komparačních obvodů podle vynálezu.The arrangement according to the invention does not realize any Boolean function, but only a certain class of Boolean functions; however, the total memory capacity of the washing up to the N th group may be substantially lower than the memory capacity of the write and read memory containing the status data of each Boolean function minterm to be realized by comparator circuits specified by a set of values as described in the prior art. form containing a single minterm or a single term. Thus, this Boolean function belongs to a tapered class of functions that can be realized by connecting the comparator circuits of the invention.

Zapojení komparačních obvodů podle vynálezu bude následovně blíže popsáno v příkladovém provedení s pomoci připojených výkresů, kde ne obr. 1 je základní blokové zapojení komparačních obvodů, ne obr. 2 je rozvinuté blokové základní zapojení podle obr. 1, na obr. 3 je dalěí rozvinutí blokového zapojení podle obr. 1 a 2, ne obr. 4 je také případ rozvinutí blokového zapojení podle obr. 1 a 2, na obr. 5 je rozvinutí blokového zapojení podle obr. 1 sž 4 e na obr. 6 je rozvinutí zapojení prvního modulu komparačních obvodů podle obr. 1.The wiring of comparative circuits according to the invention will be described in more detail in the example with the help of the attached drawings, where not Fig. 1 is a basic block connection of comparative circuits, not Fig. 2 is an expanded block basic connection according to Fig. 1; 1 and 2, not Fig. 4 is also the case of deploying the block wiring shown in Figs. 1 and 2; Fig. 5 is the deployment of the block wiring shown in Figs. 1 to 4 e; of the comparative circuits of FIG.

Zapojení komperečních obvodů určené zejména pro logické analyzátory sestává z řadiče přístroje, přepínače vstupu sběrnic, zdroje dat, adresové sběrnice komparačních obvodů a datová sběrnice komparačních obvodů.The circuitry of the circuits intended especially for logic analyzers consists of the instrument controller, the bus input switch, the data source, the address bus of the comparator circuits and the data bus of the comparator circuits.

K výstupům adresová sběrnice X a datová sběrnice U podle obr. 1 jsou připojeny vstupy nejméně jednoho modulu komperečních obvodů 1, a to k prvnímu výstupu 1IQU praní supiny výstupů 1GU datové sběrnice U, je připojen první vstup 1 AI první skupiny vs/tupů AI prvního modulu komparačních obvodů 1 k druhému výstupu 21GU praní skupiny výstupů 10U datové sběrnice Jí je připojen druhý vstup 2A1 první skupiny vstupů AJ. prvního modulu komparačních obvodů 1 a k N-támu výstupu N1QU praní skupiny výstupů 1GU datové sběrnice Jí je připojen N-tý vstup NA1 praní skupiny vstupů AI prvního modulu komparačních obvodů J., kde N má hodnotu nejméně 2 a k prvnímu výstupu Í1QT praní skupiny výstupů 1QT adresová sběrnice X je připojen první vstup 1£1 druhá skupiny vstupů B1 prvního modulu komparačních obvodů J., k druhému výstupu 21GT praní skupiny výstupů ΊΟΤ adresové sběrnice T je připojen druhý vstup 2B1 druhé skupiny vstupů BL prvního modulu komparačních obvodů J. a k N-tému výstupu 4N1GT praní skupiny výstupů 1QT adresová sběrnice I je připojen N-tý vstup NBi druhá skupiny vstupů EL prvního modulu komparačních obvodů i a přímý výatup iG1 prvního modulu komparačních obvodů J. je připojen k jednomu ze vstupů řadiče přístroje P. První vstup 1 AI skupiny vstupů AI prvního modulu komparačních obvodů J. je připojen k prvnímu vstupu 1A1.1 peměti první skupiny 11 prvního modulu komparačních obvodů J., druhý vstup 2A1 první skupiny vstupů A' prvního modulu komparačních obvodů 1 je připojen k prvnímu vstupu l A21 paměti druhé skupiny 21 prvního modulu komparačních obvodů 1, N-tý vstup NAt první skupiny vstupů A1 prvního modulu komparačních obvodů 1 je připojen k prvnímu vstupu 1AN1 peměti N-té skupiny N1 prvního modulu komparačních obvodů J. a praní vstup 1B1 druhé skupiny vstupů BL prvního modulu komparačních obvodů J je připojen k druhému vstupu 2A11 paměti první skupiny 11 prvního modulu komparačních obvodů χ, druhý vstup 2B1 druhé skupiny vstupů Bt. prvního modulu komparačních obvodů 1 je připojen k druhému vstupu 2A21 paměti druhé skupiny 21 prvního modulu komparečních obvodů j_, S-tý vstup KB1 druhé skupiny vstupů Bl prvního modulu komparačních obvodů χ je připojen k druhému vstupu 2ANI paměti N -té skupiny NI prvního modulu komparačních obvodů χ, první výstup 1Q1.I- paměti první skupiny 1’ prvního modulu komparačních obvodů X je připojen k prvnímu vstupu JAL2Sprvního logického součinového členu 100. první výstup 1G21 paměti druhé skupiny 21 prvního modulu komparačních obvodů χ j® připojen k druhému vstupu 2A190 prvního logického součinového členu 100. první výstup ¹GN1 paměti N-té skupiny NI prvního modulu komparačních obvodů 1 j® připojen k N-téau vstupu NA 1.0.0 prvního legickéh· eoučinovéh· členu 100_fpřičemž přímý výstup 10100 prvního logického součinového členu 100 je připojen k přímému výstupu ¹ Gl prvního modulu komparačních obvodů t. a negovaný výstup 2G100 prvního logického součinového členu i 00 je připojen k negovanému výstupu 2ffi prvního modulu komparačních obvodů 1.The inputs of the address bus X and the data bus U of FIG. 1 are connected to inputs of at least one module 1, to the first output 1IQU of the washing group of outputs 1GU of data bus U, the first input 1 AI of the first group a comparator circuit module 1 to a second wash output 21GU of the data bus 10U output group 10U, a second input 2A1 of the first input group AJ is connected. the first comparator circuit module 1 and to the N-th output of the N1QU wash group of the 1GU outputs of the data bus J is connected to the nth input NA1 of the wash input group AI of the first comparator circuit module J where N is at least 2; address bus X is connected to the first input 41 of the second group of inputs B1 of the first comparator circuit module J, to the second output 21GT of the wash group of outputs ΊΟΤ address bus T is connected the second input 2B1 of the second input group BL of the first comparator circuit module J. output theme 4N1GT washing group of outputs 1QT address bus I is connected Nth input NBi second input group EL of first comparator circuit module i and direct output iG1 of first comparator circuit module J is connected to one of instrument controller inputs P. First group input AI inputs A1 of the first comparator circuit module J is connected to the first vs of the first group 11 of the first comparing circuit module 1, the second input 2A1 of the first group of inputs A 'of the first comparing circuit module 1 is connected to the first memory input group A21 of the second group 21 of the first comparing circuit module 1, the n th input NAt the first group of inputs A1 of the first comparator circuit module 1 is connected to the first input 1AN1 of memory N of the th group N1 of the first comparator circuit module J, and the wash input 1B1 of the second group of inputs BL of the first comparator circuit module J is connected to the second memory input group 2A11 the first comparator module χ, the second input 2B1 of the second input group Bt. the first comparator circuit module 1 is connected to the second memory input module 2A21 of the second group 21 of the first comparator circuit module 1, the S-th input KB1 of the second input group B1 of the first comparator circuit module χ is connected to the second memory input 2ANI of the first comparator module NI the first output 1Q1.I- of the first group 1 'memory of the first comparator circuit module X is connected to the first input JAL2S of the first logic product 100. the first memory output 1G21 of the second group 21 memory of the first comparator circuit module χ j is connected to the second input 2A190 of the first The first output ^{1 of} GN1 of the N-th group of NI of the first comparator circuit module 1 is connected to the N-th input of NA 1.0.0 of the first legally active member 100 _f, wherein the direct output 10100 of the first logic product 100 is directly connected to the output of the first module ¹ GI comparator ch t circuits. 2G100 and the negated output of the first logic AND gate 00 is also connected to the negated output of the first module 2ffi comparator circuit first

Výstup dekodéru adres Ϊ řrdiče přístroje P je připojen ke vstupu ιAX výběrové sběrnice X a výstupy výběrové sběrnice X jsou připojeny ke vstupům alespoň jednoho modulu komparačních obvodů, a to první výstup ¹1GX první skupiny výstupů 1GX výběrové sběrnice X je připojen k prvnímu vstupu i C1 třetí skupiny vstupů C' prvního modulu komparačních obvodů χ, druhý výstup 21GX první skupiny výstupů 1 SX výběrové sběrnice X je připojen k druhému vstupu 2C1 třetí skupiny vstupů C1 prvního modulu komparačních obvodů X, N-tý výstup M'GX první skupiny výstupů 1GX výběrové sběrnice X je připojen k N-tému vstupu NC¹ třetí skupiny vstupů CJ. prvního modulu komparačních obvodů X, přičemž první vstup 1Ci třetí skupiny vstupů Cl prvního modulu komparačních obvodů X je připojen k třetímu vstupu 3A'’ paměti první skupiny 1 1 prvního modulu komparačních obvodů X, druhý vstup 2C’ třetí skupiny vstupů C1 prvního modulu komparačních obvodů J. je připojen k třetímu vstupu 3A21 paměti druhé skupiny 2¹prvního modulu komparačních obvodů χ, N~tý vstup NC1 třetí skupiny vstupu Cl prvního modulu komparačních obvodů 1 je připojen k třetímu vstupu 3AKi paměti N-té skupiny N1 prvního modulu komparančních obvodů χ.The controller decoder output P of the P is connected to the input X of the X bus and the X bus outputs are connected to the inputs of at least one comparator module ^{1, the} first 1GX output ^{1 of the} first XG 1GX output group is connected to the first input i C1 the third group of inputs C 'of the first comparator module χ, the second output 21GX of the first group of outputs 1 of the SX selection bus X is connected to the second input 2C1 of the third group of inputs C1 of the first comparator module X, the nth output M'GX bus X is connected to the Nth input of NC ^{1 of the} third input group CJ. a first comparator circuit module X, the first input 1Ci of the third group of inputs C1 of the first comparator circuit module X is connected to the third input 3A '' of the memory of the first group 11 of the first comparator circuit module X, the second input 2C ' J is connected to the third input of the second group of memory 3A21 2 ¹ first comparator circuit module χ N-th input of the third group of entry NC1 Cl comparator circuit of the first module 1 is connected to the third input 3AKi memory Nth group N1 of the first module komparančních circuits χ .

Přímý výstup ,10.!. prvního modulu komparačních obvodů χ podle obr, 3 je připojen k prvnímu vstupu 1 A¹0¹ prvního přepínače přímého a negovaného výstupu '0¹ a negovaný výstup 2G1 prvního modulu komparačních obvodů χ je připojen k druhému vstupu 2A’Qi prvního přepínače přímého a negovaného výstupu ’0¹ a výstup 1Gl 01 prvního přepínače přímého negovaného výstupu 101 je připojen k jednomu ze vstupů řadiče přístroje P, přičemž třetí vstup 3A101 prvního přepínače přímého a negovaného výstupu 101 je připojen k prvnímu výstupu 1GZ výstupní brány Z a první vstup 1AZ výstupní brány Z je připojen k jednomu z výstupů řadiče přístroje P.Direct output, 10.!. the first comparator circuit module χ of FIG. 3 is connected to the first input 1A ¹ 0 ^{1 of the} first direct and negated output switch ¹ 0 and the negated output 2G1 of the first comparator circuit module χ is connected to the second input 2A'Qi of the first direct and negated switch output '0 ¹ output 1Gl 01 first switches the direct NAND output 101 is connected to one of the inputs of the controller device P, the third input 3A101 first switches direct and the negated output 101 is connected to the first output 1GZ output ports from a first input 1AZ output ports Z is connected to one of the outputs of the controller P.

K výstupům adresové sběrnice T, datové sběrnice U, popřípadě výběrové sběrnice X jsou připojeny vstupy druhého modulu komparačních obvodů 2 až K-tého modulu komparačních obvodů K, přičemž první výstup 1Gl prvního modulu komparačních obvodů 1 je připojen k prvnímu vstupu 1AY výstupního logického součtového členu Y, první výstup 1Q2 druhého modulu komparačních obvodů 2 je připojen k druhému vstupu 2M. výstupního logického součtového členu X, první výstup 1G2 K-tého modulu komparačních obvodů K je připojen k K-tému vstupu KAY výstupního logického součtového členu X a první výstup 1GY výstupního logického součtového členu χ je připojen k jednomu ze vstupů řadiče přístroje P.The inputs of the second comparator circuit module 2 to K of the comparator circuit module K are connected to the outputs of the address bus T, data bus U, or selective bus X, and the first output 1G1 of the first comparator circuit module 1 is connected to the first input 1AY of the output logic. Y, the first output 10 of the second comparator circuit module 2 is connected to the second input 2M. the output logic X, the first output 1G2 of the Kth comparative circuit module K is connected to the Kth input of the KAY input of the logical summation X and the first output 1GY of the output logic sum χ is connected to one of the inputs of the controller P.

Alespoň jeden z přímých výstupů X£X, 1G2. až 1GK prvního, druhého až K-tého modulu komparačních obvodů 1, 2. až K podle obr. 5 je připojen k jednomu z prvních vstupů >Al01. Ά201 ®2 14S2X prvního až K-tého přepínače přímého a negovaného výstupu 10’ . 201 až K01 a alespoň jeden z negovaných výstupů 2G1 . 2G2 až 2GK příslušného prvního, druhého až K-tého modulu komparačních obvodů χ, 2 až K je připojen k jednomu z druhých vstupů 2A101. 2A201 až 2AK01 prvního až K-tého přepínače přímého a negovaného výstupu 1Ot. 201 až K0' a alespoň jeden z výstupů XGZ, 2£3l bí KGZ výstupní brány g je připojen k jednomu z třetích vstupů 3A101 . 3A201 až χΑΚ.Ο,¹ prvního, druhého až K-tého přepínače přímého a negovaného výstupu 101 . 201 až KC1 a alespoň jeden z příslušných prvních výstupů 1G.1Q1 1G2.01. ež 1 GK0.1 je připojen na alespoň jeden ze vstupů 1AY. 2AY ež KAY výstupního logického součtového členu I·At least one of the direct outputs X X X, 1G2. to 1GK of the first, second to K-th comparator circuit module 1, 2 to K of FIG. 5 is connected to one of the first inputs> Al01. Ά201 ®2 14S2X First to Kth 10 'Direct and Negative Output Switches. 201 to K01 and at least one of the negated 2G1 outputs. 2G2 to 2GK of the respective first, second to K-th comparative circuit module χ, 2 to K is connected to one of the second inputs 2A101. 2A201 to 2AK01 of the first to Kth direct and negated 1Ot output switches. 201 to K0 ' and at least one of the outputs XGZ, 23 ' and the KGZ of the output gate g is connected to one of the third inputs 3A101. 3A201 to χΑΚ.Ο, ^{1 of the} first, second to K-th direct and negated output switches 101. 201 to KC1 and at least one of the respective first outputs 1G.1Q1 1G2.01. The GK0.1 is connected to at least one of the 1AY inputs. 2AY to KAY of the output logic sum element I ·

Delší rozvinutí zapojení prvního modulu komparačních obvodů £ z obr. i je znázorněno na obr. 6 pro případ požadavku porovnání spouštěcího slova s maximální hodnotou 255 se stavy osmi vstupních signálů. Zapojení prvního vstupu i A11 paměti první skupiny 11. jejího prvního výstupu i <811. zapojení prvního vstupu 1A21 paměti druhé skupiny 21 a jejího prvního výstupu 1S21 a zapojení vstupů a výstupů prvního logického součinového členu 100 se proti základnímu zapojení nemění. První vstup 1B1 první skupiny vstupů Bt prvního modulu komparačních obvodů 1 je připojen k prvnímu podvstupu 2A11 a_f k druhému podvstupu 2A¹’b. třetímu podvstupu 2Ai 'c a k čtvrtému podvstupu 2Ai id druhého vstupu 2A11 paměti první skupiny ¹ i i první vstup i Cl třetí skupiny vstupů C1 je připojen k prvnímu podvstupu 3A11 a a k druhému podvstupu 3A11b třetího vstupu 3A1¹ paměti první skupiny 11.A longer deployment of the first comparator circuit module 6 of FIG. 1 is shown in FIG. 6 in order to request a comparison of the trigger word with a maximum value of 255 with the states of the eight input signals. Connection of the first input i A11 of the memory of the first group 11 of its first output i <811. the wiring of the first input 1A21 of the memory of the second group 21 and its first output 1S21 and the wiring of the inputs and outputs of the first logic product 100 are not changed against the basic wiring. The first input 1B1 of the first input group Bt of the first comparator circuit module 1 is connected to the first sub-input 2A11 and _f to the second sub-input 2A ¹ 'b. Third podvstupu 2ai 'zag fourth podvstupu 2ai ID entry 2A11 second memory of the first group ¹ and II, the first input of the third group C input C1 is connected to the first podvstupu 3A11 AAK second podvstupu 3A11b 3A1 third input of the first group ¹ of memory eleventh

Druhý vstup 2B< první skupiny vstupů B1 prvního modulu komparačních obvodů χ je připojen k prvnímu podvstupu 2A2'a. k druhému podvstupu 2A21b. k třetímu podvstupu 2Aťc e ke čtvrtému podvstupu 2A21 d druhého vstupu 2A21 paměti skupiny 21; druhý vstup 2C1 třetí skupiny vstupů Cl je připojen k prvnímu podvstupu 3A21e a k druhému podvstupu 3A2ib třetího vstupu 3A21 paměti druhé skupiny 21.The second input 2B <of the first input group B1 of the first comparator circuit module χ is connected to the first sub-input 2A2'a. to the second sub-input 2A21b. to a third sub-input 2Acc to a fourth sub-input 2A21 d of the second input 2A21 of the group 21 memory; the second input 2C1 of the third group of inputs C1 is connected to the first sub-input 3A21e and to the second sub-input 3A2ib of the third input 3A21 of the memory of the second group 21.

Při funkci zapojeni ve fézi zadáváni Booleovy funkce, to je v režimu zápisu, generuje řadič přístroje £ zápisové výběrové signály, které jsou z výstupu dekodéru adres Ϊ řadiče přístroje £ přivedeny prostřednictvím prvního vstupu 1AX výběrové sběrnice χ a jejího prvního výstupu 11PX první skupiny výstupů 1GX na první vstup 1 Cl třetí skupiny vstupů Cl prvního modulu komparační paměti i a dále ne první podvstup 3A11 a třetího vstupu 3A! paměti první skupiny 1 prvního modulu komparačních obvodů i a dále prostřednictvím druhého výstupu 21GX první skupiny výstupů 1QX výběrové sběrnice X na druhý vstup 2C! třetí skupiny výstupů C1 prvního modulu komparačních obvodů χ, a dále na první podvstup 3A12a třetího vstupu 3A21 paměti druhé skupiny 21 prvního modulu komparačních obvodů χ. Těmito signály jsou paměl první skupiny 11 a pamět druhé skupiny 21 převedeny do režimu zápisu.In the Phase-In function of entering the Boolean function, i.e. in write mode, the controller controller generates write selection signals which are output from the address decoder výstupu of the controller controller via the first input 1AX of the selective bus χ and its first output 11PX of the first group of outputs 1GX. to the first input C1 of the third group of inputs C1 of the first comparing memory module i and no further to the first sub-input 3A11 and the third input 3A! memory of the first group 1 of the first comparator circuit module 1 and further via the second output 21GX of the first group of outputs X1 of the selective bus X to the second input 2C! the third group of outputs C1 of the first comparator circuit module χ, and further to the first sub-input 3A12a of the third memory input group 3A21 of the second group 21 of the first comparator circuit module χ. By these signals, the memory of the first group 11 and the memory of the second group 21 are transferred to write mode.

Nato generuje řadič přístroje £ adresové signály, které jsou přiváděny přes přepínač vstupů sběrnic R na první vstup 1 AT adresové sběrnice T a z prvního výstupu 11GT první skupiny výstupů 1GT adresové sběrnice £ na první vstup 1B1 druhá skupiny vstupů prvního modulu komparačních obvodů X a dále na první podvstup 2A11 a až čtvrtý podvstup 2A1 Jd druhého vstupu 2Aii paměti první skupiny 11 prvního modulu komparační peměti χ a z druhého výstupu 21GT první skupiny výstupů 1GT adresové sběrnice £ ne druhý vstup 2B1 druhé skupiny vstupů Bi prvního modulu komparačních obvodů χ, a dále na první podvstup 2A21a až čtvrtý podvstup 2A21d druhého vstupu 2A21 peměti druhé skupiny prvního modulu komparační paměti 1. Tyto adresové signály procházejí postupně všemi přípustnými stavy, které mohou nabývat Booleovy funkce první až K-té skupiny proměnných; pro příkladové zapojení šestnácti stavy pro Booleovu funkci první skupiny proměnných a šestnácti stavy pro Booleovu funkci druhé skupiny proměnných. Při každém stavu adresových signálů generuje řadič přístroje £ datové signály, které jsou přiváděny z jednoho z výstupů řadiče přístroje £ přes přepínač vstupů sběrnic £ na první vstup 1 AU datové sběrnice JJ a z prvního výstupu 1 1GU první skupiny výstupů .1.QU datové sběrnice JJ ne první vstup iAi první skupiny vstupů AX prvního modulu komparačních obvodů i a dále na první vstup 1A11 peměti první skupiny 11 prvního modulu komparanění paměti X β z druhého výstupu 21GU první skupiny výstupů 1QU datové sběrnice JJ na druhý vstup 2A1 první skupiny vstupů A1 prvního modulu komparačních obvodů χ. Tyto datové signály předepisují zadaný stav přísluěné skupiny podle zadané Booleovy funkce.Thereafter, the controller controller generates address signals which are applied via the bus input switch R to the first input 1 of the address bus T and from the first output 11GT of the first group of outputs 1GT of the address bus 5 to the first input 1B1. first sub-input 2A11 and up to fourth sub-input 2A1 Jd of second memory input 2Aii of first group 11 of first comparative memory module χ and second output 21GT of first group of outputs 1GT address bus 6 not second input 2B1 of second group of inputs Bi of first comparator circuit χ sub-input 2A21a to fourth sub-input 2A21d of second input 2A21 of memory of the second group of the first comparative memory module 1. These address signals pass sequentially through all permissible states that may take the Boolean function of the first to K-th variable groups; for example, sixteen states for the Boolean function of the first group of variables and sixteen states for the Boolean function of the second group of variables. At each address signal state, the controller controller generates data signals that are supplied from one of the controller controller outputs via the bus input switch 1 to the first input 1 of the data bus 11 and from the first output 11 of the first group of outputs. not the first input iAi of the first input group AX of the first comparator module i and further to the first input 1A11 of the memory of the first group 11 of the first memory comparator module X β from the second output 21GU of the first output group 1QU data bus JJ to the second input 2A1 of the first input group A1 χ. These data signals prescribe the specified state of the respective group according to the specified Boolean function.

Při porovnávání, to je v režimu čtení, generuje řadič přístroje £ čtecí výběrové signály, které jsou přivedeny z výstupu dekodéru adres V řadiče přístroje £ prostřednictvím prvního vstupu 1 AX výběrové sběrnice X a jejího prvního výstupu ,1.1 GX první skupiny výstupů 1GX na první vstup 1C1 třetí skupiny vstupů Ci prvního modulu komparačních obvodů χ a dáleIn comparison, i.e., in read mode, the controller controller generates read selection signals that are input from the address decoder output V of the controller controller via the first input 1 AX of the selective bus X and its first output 1.1 GX of the first group of outputs 1GX to the first input. 1C1 of the third group of inputs Ci of the first comparator circuit module χ and thereafter

38682 in¹ druhý podvstup 3A''b třetího vstupu 3A11 paměti první skupiny ££ prvního modulu kompareč nich obvodů j. β dále prostřednictvím druhého výstupu ?'GX první skupiny výstupů 1GX výběrová sběrnice 2 ^nR druhý vstup 2C' třetí skupiny výstupů C' prvního modulu komparačních obvodů 1 a dále np druhý poóvstu? 3’A2b třetího vstupu 3A2¹ paměti druhé skupiny 21 prvního modulu komparačních obvodů 1· Těmito signály jsou pamět první skupiny H a pamět druhé skupiny 21 převedeny do režimu čtení.38682 in ¹ second sub-input 3A '' b of the third memory input group 3A11 of the first group 6 of the first comparator circuit module j β further through the second output? 'GX of the first output group 1GX selective bus 2 ^nR second input 2C' module of comparative circuits 1 and np second step? 3'A2b of the third input 3A2 ^{1 of the} memory of the second group 21 of the first comparator circuit module 1 These signals convert the memory of the first group H and the memory of the second group 21 into read mode.

Vstupní signály jsou ze zdroje dat přiváděny přes přepínač vstupů £ na první vstup ^! AT edresové sběrnice £ a z prvního výstupu 11GT první skupiny výstupů 1GT adresové sběrnice T na první vstup 'B¹ druhé skupiny vstupů Bl prvního modulu komparačních obvodů 1 a dále na první podvstup 2A' ' a až čtvrtý podvstup 2A1'd druhého vstupu 2A¹1 paměti první skupiny 1 1 prvního modulu komparačních obvodů 1 a z druhého výstupu 21 GT první skupiny výstupů 1GT adresové sběrnice T ne druhý vstup 2B¹ druhé skupiny vstupů Bl prvního modulu komparačních obvodů 1 e dále na první podvstup 2A2’a až čtvrtý podvstup 2A21d druhého vstupu 2A21 paměti druhé skupiny 21 prvního modulu komparačních obvodů 1. Těmito signály se adresuje vždy jedno pnmětové místo v paměti druhé skupiny 21· Stav signálů na prvním výstupu 1 Gl1 paměti první skupiny 1¹ a stav signálu na prvním výstupu 1G21 paměti druhé skupiny 21 pak representují stavy mintermu Booleovy funkce přísluěné skupiny a jsou přivedeny na první vstup 1A100 a druhý vstup 2A¹00 prvního logického součinového členu 100. Stav signálů na prvním výstupu iGl00 prvního logického součinového členu 1 00 representuje funkční hodnotu v zadané logické Booleovy funkce podle obecného vztahu y = y · y₂ ··· y_n <’>The input signals are fed from the data source via the input switch 8 to the first input ^! £ edresové AT bus and the first output of the first group of outputs 11GT 1GT address bus to a first input of T 'B ¹ of the second group of inputs Bl module first comparator circuit 1 and then to the first podvstup 2A' and the fourth to the second input podvstup 2A1'd 2A ¹ 1 memory of the first group 1 1 of the first comparator module 1 and from the second output 21 GT of the first group of outputs 1GT address bus T not the second input 2B ^{1 of the} second input group B1 of the first comparator circuit 1 e further to the first sub-input 2A2'a to the fourth sub-input 2A21d 2A21 memory of the second group 21 of the first comparator circuit module 1. These signals are addressed to each one pnmětové memory space of the second group 21 · status signals to the first output 1 GL1 memory of the first group 1 and ¹ state of the signal at the first output of the second group 1G21 memory then represent 21 Minterm states of the Boolean function of the associated group and are applied to the first input of 1A100 and dr 2A Uhy input 00 ¹ of the first logical AND gate 100. The state signals on the first output iGl00 first logic AND gate 00 represents one functional value in the specified logical Boolean functions by the general formula y = y · y ₂ ··· y _n <'>

kde y, je funkční hodnota Booleovy funkce první skupiny proměnných a y₂ je funkční hodnota Booleovy funkce druhé skupiny proměnných s y_n je funkční hodnota Booleovy funkce n-té skupiny proměnných.where y, is the functional value of the Boolean function of the first group of variables and y ₂ is the functional value of the Boolean function of the second group of variables and _n is the functional value of the Boole function of the nth group of variables.

Pro případ zapojení podle obr. 6 je funkční hodnota zadené Booleovy funkce podle obecného vztahu (i) rovna y = y, · y₂ (2) e určuje stav signálu přivedeného z prvního výstupu 10H 00 prvního logického součinového členu 100. který je přiveden na jeden ze vstupů řadiče přístroje £. Ne základě vyhodnocení tohoto signálu řídí řadič přístroje £ dalěí činnost.In the case of the connection according to Fig. 6, the functional value of the specified Boolean function according to general formula (i) equals y = y, · y ₂ (2) e determines the state of the signal supplied from the first output 10H00 of the first logical product 100. one of the inputs of the controller £. It is not on the basis of evaluation of this signal that the controller of the device 6 controls further operation.

Požaduje-li se možnost zadat inverzní Booleovu funkci k funkci zadené způsobem popsaným ve známém stavu techniky, potom se použije zapojení podle obr. 3. Řadič přístroje £ předává z jednoho svého výstupu do prvního vstupu 1AZ výstupní brány Z údaj o požadavku vyhodnocení přímé nebo inverzní Booleovy funkce. Tímto údajem je určen stav signálu přiváděného z prvního výstupu 1(g výstupní brány £ na třetí vstup 3A101 prvního přepínače přímého a negovaného výstupu 101. Na první vstup tohoto přepínače 101 je přiveden signál z prvního výstupu prvního modulu komperečních obvodů £, representující funkční hodnotu přímé Booleovy funkce, ne druhý vstup 2A(O1 tohoto přepínače 101 je přiveden signál z druhého výstupu 2G1 prvního modulu komparačních obvodů £, representující funkční hodnotu inverzní Booleovy funkce. Signál na prvním výstupu 1G1Q1 přepínače přímého a negovaného výstupu i0i representuje potom podle stavu signálu na třetím vstupu IA'01 tohoto přepínače 101 buď funkční hodnotu přímé Booleovy funkce, nebo funkční hodnotu inverzní Booleovy funkce. Požaduje-li se možnost zadání několika Booleových funkcí, potom řadič přístroje £ aktivuje výběrové signály skupin prvního modulu komparačních obvodů £ a potom ao nich popsaným způsobem zaznamená stavy mintermů příslušné první Booleově funkci. Dále potom řadič přístroje £ aktivuje výběrové signály paměti skupin druhého modulu komparačních obvodů 2, přiváděné z druhé skupiny výstupů 2GK výběrové sběrnice £ a potom pomocí adresovacích signálů přiváděných z druhé skupiny vý238682 stupů 2GT adresové sběrnice £ a datových signálů, přiváděných z druhé skupiny 2GU detové sběrnice U, zaznamená do paměti skupin 21 . 22 ež tN druhého modulu komparačních obvodů 2 stevy mintermů přislugné druhé Booleově funkci o dále potom obdobně prostřednictvím K-tých skupin výstupů KGX. KQT a KGU výběrové sběrnice X, sdresové sběrnice X a datové sběrnice U zeznemená stavy mintermů do paměti skupin K-tého modulu komparačních obvodů K příslušné K-té Booleově funkci. Tato činnost může probíhat podle konkrétního uspořádání nejen tak, jak bylo popsáno, tj. sekvenčně, ale také paralelně.If it is desired to specify an inverse Boolean function to a function specified in the manner known in the art, the wiring shown in FIG. 3 is used. Boolean functions. This determines the state of the signal fed from the first output 1 (g of the output gate 6 to the third input 3A101 of the first direct and negated output switch 101. The first input of this switch 101 receives a signal from the first output of the first module. The Boolean function, not the second input 2A (O1 of this switch 101, is supplied with a signal from the second output 2G1 of the first comparator circuit module 6, representing the functional value of the inverse Boolean function. input IA'01 of this switch 101, either the function value of the direct Boolean function or the function value of the inverse Boolean function If the possibility of entering several Boolean functions is desired, then the controller controller 8 activates group selection signals of the first comparator module Then, the controller controller activates the memory selection signals of the group 2 of the comparator circuits 2 supplied from the second group of outputs 2GK of the selection bus 6 and then by addressing signals supplied from the second group. The data bus stages 2GT and data signals supplied from the second group 2GU of the bus U are recorded in the group memory 21. 22 to tN of the second comparator circuit module 2 of the minterm steve's associated second Boolean function, and thereafter similarly by means of the K-th groups of KGX outputs. KQTs and KGUs of the X-bus, the X-bus, and the U-bus are the states of the minterms stored in the K-th module of the comparative circuit module K of the corresponding K-th Boolean function. This operation can take place according to a particular arrangement not only as described, i.e. sequentially, but also in parallel.

V režimu čtení se přivádějí vstupní signály ze zdroje det g prostřednictvím adresové sběrnice X nejen na vstupy druhé skupiny vstupů pj prvního modulu komperačních obvodů j_, ale také ne vstupy druhé skupiny vstupů B2 až BK druhého až K-tého modulu komparačních obvodů £. Tyto obvody zpracovávají uvedené vstupní signály stejně jako první modul komparačních obvodů i, jehož činnost byla výše vysvětlena. Signál na prvním výstupu IG2 druhého modulu komparačních obvodů 2. tedy representuje funkční hodnotu Booleovy funkce předepsané druhým spouštěcím slovem a signál na prvníta výstupu 1GK K- tého modulu komparačních obvodů X representuje funkční hodnotu Booleovy funkce předepsané K-tým spouštěcím slovem. Signály z prvních výstupů 1 Gi . 1Q2 až 1 GK prvního ež K-tého modulu komparačních obvodů J., 2. až K jsou přivede ny na první až K-tý vstup 1 AY až KAY výstupního logického součtového členu X, který tyto signály logicky sečte. Výsledný součtový signál je z prvního výstupu 1GY výstupního logického součtového členu X přiveden na jeden ze vstupů řadiče přístroje T, který potom na základě vyhodnocení kteréhokoliv ze zadaných spouštěcích slov řídí další činnost přístroje.In the read mode, the input signals from the det g source via address bus X are supplied not only to the inputs of the second group of inputs p1 of the first module of the circuits 5, but also to the inputs of the second group of inputs B2 to BK of the second to Kth comparator module. These circuits process said input signals as well as the first comparator circuit module 1, whose operation has been explained above. Thus, the signal at the first output IG2 of the second comparator circuit module 2 represents the functional value of the Boolean function prescribed by the second trigger word, and the signal at the first output 1GK of the K comparative circuit module X represents the functional value of the Boole function prescribed by the Kth trigger. Signals from first outputs 1 Gi. 1Q2 to GK of the first to K-th comparator circuit module 1, 2 to K are applied to the first to K-th input 1 AY to KAY of the output logic summation X, which logically adds these signals. The resulting summation signal from the first output 1GY of the output logic summation element X is applied to one of the inputs of the controller T, which then controls the next operation of the instrument based on the evaluation of any of the specified trigger words.

Požaduje-11 se možnost zadání několika přímých Booleových funkcí, potom se použije zapojení podle obr. 5. Přitom se mezi výstupy prvního až K-tého modulu komparačních obvodů 1 až £ a vstupy 1AY ež KAY výstupního logického členu X zařadí příslušný přepínač přímého a negovaného výstupu 100 až K00 jen pro ty Booleovy funkce, které se zadávají buď jako přímé, nebo inverzní. V režimu zadání Booleových funkcí je funkce zapojení podle obr. 5 obdobná funkci zapojení podle obr. 4; rozdíl spočívá jenom v tom, že řadič přístroje P zapíše z jednoho svého výstupu do prvního vstupu 1AZ výstupní brány Z údeje o požadavku ne vyhodnocení přímých nebo inverzních Booleových funkcí. V režimu porovnávání jsou potom signály alespoň některého z prvních výstupů 1Q1. 102 až iGK prvního, druhého až K-tého modulu komparačních obvodů i, 2 až £ přivedeny na některý ze vstupů 1AY. 2AY až KAY výstupního logického součtového členu X přes příslušný přepínač přímého a negovaného výstupu 101. 201 až K0i. Signály z prvních výstupů 1G101. 10201 až 1DK01 přepínače přímého a negovaného výstupu 101. 201 až K01 representují potom podle údajů uloženýčh ve výstupní bráně X funkční hodnoty buď přímé, nebo inverzní Booleovy funkce. Zapojení komparačních obvodů podle vynálezu je určeno pro oblast měřicí techniky, především pro logické analyzátory, lze je však využít ve všech zeřízeních, ve kterých je třeba realizovat jistou třídu Booleových funkcí,pro které platí, že funkční hodnotu zadané Booleovy funkce lze vyjádřit součinem funkčních hodnot Booleových funkcí, definovaných nad skupinami proměnných vytvořených seskupením proměnných zadané Bo oleovy funkce; k této třídě Booleových funkcí patří například Booleovy funkce, jejichž normální tvar obsahuje jediný term nebo minterm.If several direct Boolean functions are required, then the wiring shown in Fig. 5 is used. The corresponding direct and negated switches are included between the outputs of the first to Kth comparator module 1 to £ and the inputs 1AY to KAY of the output logic element X. output 100 to K00 only for those Boolean functions that are entered as either direct or inverse. In the Boolean function input mode, the wiring function of FIG. 5 is similar to the wiring function of FIG. 4; the only difference is that the controller P writes from one of its outputs to the first input 1AZ of the output gate Z of the request no evaluation of the direct or inverse Boolean functions. In the comparison mode, the signals of at least one of the first outputs 101 are then. 102 to iGK of the first, second to K-th comparator circuit modules 1, 2 to 6 are applied to one of the inputs 1AY. 2AY to KAY of the output logic summation element X through the respective direct and negated output switches 101, 201 to K0i. Signals from the first 1G101 outputs. 10201 to 1DK01 of the direct and negated output switches 101, 201 to K01 then represent, according to the data stored in the output gate X, the functional values of either the direct or inverse Boolean function. The wiring of comparative circuits according to the invention is intended for the field of measuring technology, especially for logic analyzers, but can be used in all devices in which it is necessary to realize a certain class of Boolean functions. Boolean functions defined above groups of variables created by the grouping of variables of the specified Boolean function; this class of Boolean functions includes, for example, Boolean functions whose normal form contains a single term or minterm.

Claims

OBJECT OF THE INVENTION

1. Comparison circuitry designed primarily for logic analyzers, consisting of an instrument controller, a bus input switch, a data source, an address bus and a dBt bus, characterized in that the inputs of the address bus (T) and the data bus (U) are connected at least one module of comparing circuits O), and the first output ( 'GU) of the first group of outputs (1GU) detové bus (U) is a first V3tup (1A1) of the first group of inputs (a ¹⁾ of the first module of comparing circuits (1) a second input (2A ^! ) of the first input group (A1) of the first comparator circuit module (1) is connected to a second output (21GU) of the first group of outputs (1GU) of the data bus (U) and to the Nth output (N1GU) of the first group of outputs (1GU) detové bus (U) is connected to the N-th input (NA ') of the first input group (A ¹⁾ of the first comparator circuit module (1), where N is at least 2, and the first output (1'GT) of the first group The first input ('B ¹ ) of the second input group (B *) of the first comparator circuit module (') is connected to the second output (1GT) of the address bus (T), to the second output (21GT) of the first group of outputs ('GT) ) the second input (2B1) of the second input group (B ') of the first comparator circuit module (i) is connected and the N-th input (NB1) is connected to the N-th output (N'GT) of the first group of outputs (iGT) of the address bus (T) ) of the second group of inputs (BL) of the first module, the comparator circuit (1) and direct output (1G ¹⁾ the first module, the comparator circuit ( ') is connected to one of the inputs of controller devices (P), the first input (1A1) of the first group of inputs ( A ¹ ) of the first comparator circuit module (1) is connected to the first input (; A11) of the first group (1) of the first comparator circuit module (1), the second input (2A1) of the first input group (AI) of the first comparator circuit module (1). 1) is connected to the first input (Ά2 ') memory and the second group (21) of the first comparator circuit module (1), the N-th input (NA1) of the first group of inputs (AI) of the first comparator circuit module (1) is connected to the first memory input ('AN1') ) of the first comparator circuit module (1) and the first input (1B1) of the second group of inputs (B1) of the first comparator circuit module (') is connected to the second memory input (2A' ¹ ) of the first group (11) of the first comparator circuit module (i) , the second input (2Bi) of the second input group (B1) of the first comparator circuit module (,) is connected to the second memory input (2A21) of the second group (21) of the first comparator circuit module (i), the N th input (NB1) of the second group The inputs (B1) of the first comparator circuit module (i) are connected to the second memory input (2AN1) of the N th group (N1) of the first comparator circuit module (') and the first memory output (' G11) of the first module the comparator circuit (1) is connected to the first input (1A100) of the first logical product (Ό0), the first memory output (1G21) of the second group (21) of the first comparator-circuit module (i) is connected to the second input (2A100) of the first logical product (100), the first output (' GN1) of the memory of the N th group (N1) of the first comparator circuit module (1) is connected to the N th input of INNA100) of the first logic product (100), wherein the direct output (1G100) of the first logical product (100) is connected to a direct output (1G1) of the first comparator circuit module (1) and a negated output (2G100) of the first logic product (100) is connected to the negated output (2G ') of the first comparator circuit module (1).

Connection according to Claim 1, characterized in that the output of the address decoder (V) of the controller (P) is connected to the input (1AX) of the bus (X) and the bus outputs (X) are connected to the inputs of at least one comparator module. namely, the first output ('GX) of the first group of outputs (' GX) of the bus (X) is connected to the first input (iC ') of the third group of inputs (C) of the first comparator circuit module (1); the first group of outputs (1GX) of the selective bus (X) is connected to the second input (2G1) of the third group of inputs (C!) of the first comparator circuit module (1), the nth output (N1GX) of the first group of outputs (1GX) X) is connected to the N-th input (NC ') of the third group of inputs (C1) of the first comparator circuit module (1), wherein the first input (1C ¹ ) of the third group of inputs (C) of the first comparator circuit module (1) is connected to the third memory input (3A ¹ 1) of the first group memory (1 ') ) the first comparator circuit module (1), the second input (2C1) of the third group of inputs (C1) of the first comparator circuit module (1) is connected to the third memory input (3A21) of the second group (21) of the first comparator circuit module (1), N - the third input (NC *) of the third group of inputs (C1) of the first comparator circuit module (1) is connected to the third memory input (3AN ') of the N th group (N1) of the first comparator circuit module (i). ³

3. The wiring of claims 1 and 2, wherein the direct output (1G1) of the first comparator circuit module (i) is connected to the first input (1A101) of the first direct and negated output switch (10 ') and the negated output (2G1) of the first the comparator circuit module (') is connected to the second input (2A101) of the first direct and negated output switch (10') and the output (1G'O1) of the first direct and negated output switch (10t) is connected to one of the controller inputs (P), where the third input (3A101) of the first direct negated output switch (přep01) is connected to the first output (1GZ) of the output gateway (JZ), and the first input

1 The O (’ΑΖ) output gateway (Z) is connected to one of the controller's outputs (P).

Connection according to Claims ¹ and 2, characterized in that the outputs of the addressed bus (T), the data bus (11) or the optional bus (X) are connected to inputs of the second comparator circuit module (2) to the K-th comparator circuit module. (K) _z wherein the first output (1Gi) of the first comparator circuit module (1) is connected to the first input (1AY) of the output logic summation element (X), the first output (1G2) of the second comparator circuit module (2) is connected to the second input (2AY) of the output logic (Y), the first output (1G2) of the K-th comparative circuit module (K) is connected to the K-input (KAY) of the output logic (Y), and the first output (1GY) the output logic summation element (YY) is connected to one of the inputs of the controller of the instrument (F).

Connection according to any one of Claims 1 to 4, characterized in that at least one of the direct outputs (1G1), (1G2) to (iGK) of the first, second to K-th comparator circuit modules (1), (2) to (K) is connected to one of the first inputs (1A101), (1A201) to (IAK01) of the first, second to K-th direct and negated output switches ('0i), (201) to (K01) and at least one of the negated outputs (2G) ), (2G2) to (2GK) of the corresponding first, second to K-th comparative circuit module (!), (2) to (K) is connected to one of the second inputs (2A10 '), (2A201) to (2AK0') ) the first to K-th switches of the direct and negated outputs (101), (20;) to (KO ¹ ) e at least one of the outputs ('GZ), (2GZ) to (KGZ) of the output gate (Z) are connected to one from the third inputs (3A'0i), (3A201) to (3AK0 ') of the first, second to K-th direct and negated output switches (W'), (201) to (KO '), and at least one of the respective first outputs (3A'0i) iGOi) , ('G2O1) to (iGKO1) is connected to at least one of the inputs (1AY), (2AY) to (KAY) of the output logic summation element (Y).