CS237002B1 - Diskrétní polovodičová součástka MIS - Google Patents
Diskrétní polovodičová součástka MIS Download PDFInfo
- Publication number
- CS237002B1 CS237002B1 CS82797A CS79782A CS237002B1 CS 237002 B1 CS237002 B1 CS 237002B1 CS 82797 A CS82797 A CS 82797A CS 79782 A CS79782 A CS 79782A CS 237002 B1 CS237002 B1 CS 237002B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- semiconductor
- mis
- electrodes
- insulator
- control electrode
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Vynález se týká číslicové polovodičové elektroniky, a řeší problematiku zvýšení integračních. a tím i rychlostních a příkonových parametrů polovodičových logických obvodů, realizujících logické funkce EXCLUSIVE-OR a EXCLUSIVE-NOR, které realizuje samostatně polovodičová součástka struktury MISÍM [řídicí elektroda (lj — izolant (2) — polovodičová vrstva (7J s polovodičovými vrstvami spojenými s elektrodami [3j a [4] — izolant [5j — řídicí elektroda (6)]. Polovodičová vrstva (7) obsahuje počet menšinových nosičů náboje, schopný v ní vytvořit pouze jedinou dostatečně silnou inverzní oblast, potřebnou ke vzniku vodivého kanálu mezi polovodičovými vrstvami spojenými s elektrodami (3j a (4J, při aktivizaci jedné z řídicích elektrod (1) a (6).
Description
Vynález se týká číslicové polovodičové elektroniky, a řeší problematiku zvýšení integračních. a tím i rychlostních a příkonových parametrů polovodičových logických obvodů, realizujících logické funkce EXCLUSIVE-OR a EXCLUSIVE-NOR, které realizuje samostatně polovodičová součástka struktury MISÍM [řídicí elektroda (lj — izolant (2) — polovodičová vrstva (7J s polovodičovými vrstvami spojenými s elektrodami [3j a [4] — izolant [5j — řídicí elektroda (6)].
Polovodičová vrstva (7) obsahuje počet menšinových nosičů náboje, schopný v ní vytvořit pouze jedinou dostatečně silnou inverzní oblast, potřebnou ke vzniku vodivého kanálu mezi polovodičovými vrstvami spojenými s elektrodami (3j a (4J, při aktivizaci jedné z řídicích elektrod (1) a (6).
Vynález se týká diskrétní polovodičové součástky MIS, schopné samostatně realizovat logické funkce EXCLUSIVE-OR a EXCLUSIVE-NOR. Logické obvody, realizující uvedenou dvojici funkcí, tvoří základ sčítacích a koincidenčních obvodů všech číslicových systémů.
Logické funkce EXCLUSIVE-OR a EXCLUSIVE-NOR jsou fyzikálně realizovány podle všeobecné ho výstavbového principu všech současných logických obvodů, založeném na určitém propojení určitého počtu stavebních součástek realizačního obvodu. Počet stavebních součástek se u dnešních nejprespektivnějších polovodičových obvodů — obvodů MIS a bipolárních obvodů IIL pohybuje podle logického zapojení od 6 do 12 tranzistorů, což odpovídá určitým rychlostním, příkonovým a integračním parametrům.
Podstatně kvalitnějších uvedených parametrů dosahuje realizační systém, tvořený jedinou diskrétní polovodičovou součástkou MIS, konstrukčního uspořádání — první řídicí elektroda — první izolant — polovodič — druhý izolant — druhá řídicí elektroda, jejíž podstata spočívá v tom, že polovodič obsahuje počet menšinových nosičů náboje, odpovídající vytvoření jediné inverzní oblasti, potřebné ke vzniku vodivého kanálu mezi oblastmi spojenými s elektrodami.
Použitím uvedené diskrétní polovodičové součástky MIS, jejíž velikost odpovídá prakticky velikosti jediného tranzistoru MIS, se vzhledem ke klasickým obvodům, tvořeným minimálně 6 tranzistory MIS, dosáhne ekvivalentního zvýšení operační rychlosti při současném snížení energetického příkonu.
Vynález je blíže popsán na připojeném výkresu, kde na obr. 1 je znázorněno konstrukční uspořádání diskrétní polovodičové součástky MIS podle vynálezu v modifikaci s vodivostí typu P, na obr. 2 je rozložení menšinových nosičů náboje v její řízené polovodičové vrstvě při přiložení prahového napětí na obě její řídicí elektrody, a na obr. 3 její zapojení se zatěžovacím tranzistorem MIS, jako logický obvod EXCLUSIVE-NOR.
Realizace logické funkce EXCLUSIVE-OR/ /NRO je založena na řízení inverzních jevů v polovodiči 7, vzájemnou ekvivalencí dvou navzájem protisměrně orientovaných elektrických polí, ovládaných prostřednictvím řídicích elektrod 1, 6 vstupními proměnnými dané logické funkce.
Polovodič 7 obsahuje počet menšinových nosičů náboje, odpovídající vytvoření jediné inverzní oblasti potřebné ke vzniku vodivého kanálu mezi oběma oblastmi 7‘ polovodiče, spojenými s elektrodami 3, 4.
Pracovní činnost diskrétní polovodičové součástky MIS, uvedených vlastností, je vysvětlena na konkrétních pracovních situacích:
Na jednu z řídicích elektrod 1, 6, například na první řídicí elektrodu 1 se přiloží prahové napětí. Za této situace, se diskrétní polovodičová součástka MIS chová, jako běžný tranzistor PMIS s obohacovaným kanálem. Vlivem elektrického pole, vytvořeného pod první řídicí elektrodou 1, se pod prvním izolantem 2 vytvoří, vzhledem k dostačujícímu počtu menšinových nosičů náboje, dostatečně silná inverzní oblast s následným vznikem vodivého kanálu. Naprosto shodná situace nastane při opačných stavech řídicích elektrod 1, 6 s tím, že se vodivý kanál vytvoří pod druhým izolantem 5.
Kromě první řídicí elektrody 1 se aktivizuje stejným způsobem i druhá řídicí elektroda 6. Vlivem elektrického pole, vytvořeného pod uvedenou druhou řídicí elektrodou 6, dojde k exploataci menšinových nosičů náboje z oblasti vodivého kanálu pod prvním izolantem 2, kde je soustředěna jejich absolutní většina, s jejich následným, za ideálních podmínek symetrickým rozložením podle osy x podle obr. 2. Následkem uvedeného rozložení menšinových nosičů náboje v polovodiči 7, se vzhledem k jejich počtu naprosto znemožní vytvoření dostatečně silné inverzní oblasti, potřebné ke vzniku vodivého kanálu v kterékoliv části polovodiče 7, čímž se diskrétní polovodičová součástka MIS nachází v nevodivém stavu.
Koncentrace menšinových nosičů se při jejich symetrickém rozložení podle obr. 2, zvyšuje od osy x k izolantům 2, S. Tam již může nabýt hodnot, způsobujících svodové proudy, schopné nepříznivě ovlivnit napěťové úrovně logických stavů. Tento negativní jev je potlačován zvyšováním vzájemného poměru mezi tloušťkou polovodiče 7 a intenzitou elektrických polí, závislou na tloušťce a specifické elektrické pevnosti izolantů 2, 5, a snižováním diference mezi hodnotami jednotlivých podpovrchových stavů polovodiče 7 a nekompenzovaných nábojů v jednotlivých izolantech 2, 5. Nulová diference odpovídá ideálním pracovním podmínkám, zatímco její zvyšování narušuje symetrické rozložení menšinových nosičů náboje v polovodiči 7 při aktivizaci obou řídicích elektrod 1, 6.
Z obou popsaných pracovních režimů, s přihlédnutím k třetímu možnému pracovnímu režimu, který je dán klidovým stavem obou řídicích elektrod 1, 6, vyplývá, že se diskrétní polovodičová součástka MIS podle vynálezu nachází ve vodivém stavu pouze při vzájemné nonekvivalenci obou elektrických polí, tzn. při přiložení prahového napětí na jednu z řídicích elektrod 1, B.
Konstrukční uspořádání podle obr. 1 — první řídicí elektroda 1 — první izolant 2 — polovodič 7 — druhý izolant S — druhá řídicí elektroda 6, zhotovené například technologií ESFI (Epitaxial Silicon Film on Insulators — epitaxe na izolační podložce), odpovídá, podle všeobecného značení pro jednotlivé části struktur MIS, označení MISÍM.
Na obr. 3 je znázorněno zapojení diskrét237002
6 ní polovodičové součástky MIS podle vyná- x a y a výstupem z, pracující se zápornou lezu se zatěžovacím tranzistorem MIS, jako logikou, logický obvod EXCLUSIVE-NOR se vstupy
Claims (1)
- PŘEDMĚTDiskrétní polovodičová součástka MIS konstrukčního uspořádání — první řídicí elektroda — první izolant — polovodič — druhý izolant — druhá řídicí elektroda, vyznačující se tím, že polovodič (7) obsahuje početVYNALEZU menšinových nosičů náboje, odpovídající vytvoření jediné inverzní oblasti, potřebné ke vzniku vodivého kanálu mezi oblastmi (7‘) polovodiče, spojenými s elektrodami (3) a (4).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS82797A CS237002B1 (cs) | 1982-02-04 | 1982-02-04 | Diskrétní polovodičová součástka MIS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS82797A CS237002B1 (cs) | 1982-02-04 | 1982-02-04 | Diskrétní polovodičová součástka MIS |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS79782A1 CS79782A1 (en) | 1984-10-15 |
| CS237002B1 true CS237002B1 (cs) | 1985-06-13 |
Family
ID=5340764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS82797A CS237002B1 (cs) | 1982-02-04 | 1982-02-04 | Diskrétní polovodičová součástka MIS |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS237002B1 (cs) |
-
1982
- 1982-02-04 CS CS82797A patent/CS237002B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS79782A1 (en) | 1984-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3500062A (en) | Digital logic apparatus | |
| KR930000968B1 (ko) | 반도체 집적회로 | |
| US2836797A (en) | Multi-electrode field controlled germanium devices | |
| US4006365A (en) | Exclusive or integrated logic circuits using complementary MOSFET technology | |
| KR840006088A (ko) | 디지탈 가산기 회로 | |
| US3427445A (en) | Full adder using field effect transistor of the insulated gate type | |
| JPH03190426A (ja) | 集積ＢｉＣＭＯＳ回路 | |
| CA1111514A (en) | Multidrain metal-oxide-semiconductor field-effect device | |
| JPH0795564B2 (ja) | 集積回路を製造する方法 | |
| US6239638B1 (en) | SR flip flop | |
| KR930022582A (ko) | 복합제어형 반도체장치 및 그것을 사용한 전력변환장치 | |
| US3271587A (en) | Four-terminal semiconductor switch circuit | |
| US3406298A (en) | Integrated igfet logic circuit with linear resistive load | |
| CS237002B1 (cs) | Diskrétní polovodičová součástka MIS | |
| US3947865A (en) | Collector-up semiconductor circuit structure for binary logic | |
| US3742318A (en) | Field effect semiconductor device | |
| JPH0231505B2 (cs) | ||
| US4145621A (en) | Transistor logic circuits | |
| US3038087A (en) | Plural base transistor structure and circuit | |
| US4175240A (en) | Integrated logic circuit with a current source made as a field-effect transistor | |
| US3131311A (en) | Semiconductor pulse generators | |
| US3260901A (en) | Semi-conductor device having selfprotection against overvoltage | |
| US3351826A (en) | Five-region, three electrode, symmetrical semiconductor device, with resistive means connecting certain regions | |
| JPH01251755A (ja) | サイリスタ | |
| US2763731A (en) | Semiconductor signal translating devices |