CS237002B1 - Discrete semi-conductor element mis - Google Patents
Discrete semi-conductor element mis Download PDFInfo
- Publication number
- CS237002B1 CS237002B1 CS82797A CS79782A CS237002B1 CS 237002 B1 CS237002 B1 CS 237002B1 CS 82797 A CS82797 A CS 82797A CS 79782 A CS79782 A CS 79782A CS 237002 B1 CS237002 B1 CS 237002B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- semiconductor
- insulator
- control electrode
- mis
- exclusive
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 239000012212 insulator Substances 0.000 claims abstract description 17
- 239000002800 charge carrier Substances 0.000 claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 abstract description 3
- 230000004913 activation Effects 0.000 abstract description 2
- 230000005684 electric field Effects 0.000 description 5
- 238000010276 construction Methods 0.000 description 2
- 208000011380 COVID-19–associated multisystem inflammatory syndrome in children Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Vynález se týká číslicové polovodičové elektroniky, a řeší problematiku zvýšení integračních. a tím i rychlostních a příkonových parametrů polovodičových logických obvodů, realizujících logické funkce EXCLUSIVE-OR a EXCLUSIVE-NOR, které realizuje samostatně polovodičová součástka struktury MISÍM [řídicí elektroda (lj — izolant (2) — polovodičová vrstva (7J s polovodičovými vrstvami spojenými s elektrodami [3j a [4] — izolant [5j — řídicí elektroda (6)]. Polovodičová vrstva (7) obsahuje počet menšinových nosičů náboje, schopný v ní vytvořit pouze jedinou dostatečně silnou inverzní oblast, potřebnou ke vzniku vodivého kanálu mezi polovodičovými vrstvami spojenými s elektrodami (3j a (4J, při aktivizaci jedné z řídicích elektrod (1) a (6).The invention relates to digital semiconductor electronics, and addresses the issue of increasing integration. and thus speed and power semiconductor logic parameters circuits that implement EXCLUSIVE-OR logic functions and EXCLUSIVE-NOR separately a semiconductor component structure MISM [control electrode (1j-insulator (2) - semiconductor layer (7J with semiconductor electrode layers [3j and [4] - the insulator [5j - control electrode (6)]. The semiconductor layer (7) comprises a number minority charge carriers capable of it create only one strong enough the inverse region needed to form a conductive channel between the semiconductor layers connected to the electrodes (3j and (4J) upon activation one of the control electrodes (1) and (6).
Description
Vynález se týká číslicové polovodičové elektroniky, a řeší problematiku zvýšení integračních. a tím i rychlostních a příkonových parametrů polovodičových logických obvodů, realizujících logické funkce EXCLUSIVE-OR a EXCLUSIVE-NOR, které realizuje samostatně polovodičová součástka struktury MISÍM [řídicí elektroda (lj — izolant (2) — polovodičová vrstva (7J s polovodičovými vrstvami spojenými s elektrodami [3j a [4] — izolant [5j — řídicí elektroda (6)].The invention relates to digital semiconductor electronics, and addresses the problem of increasing integration. and thus also speed and power parameters of semiconductor logic circuits, which implement logic functions EXCLUSIVE-OR and EXCLUSIVE-NOR, which is realized by semiconductor component of structure MISÍM [control electrode (1j - insulator (2) - semiconductor layer (7J [3j and [4] - insulator [5j - control electrode (6)].
Polovodičová vrstva (7) obsahuje počet menšinových nosičů náboje, schopný v ní vytvořit pouze jedinou dostatečně silnou inverzní oblast, potřebnou ke vzniku vodivého kanálu mezi polovodičovými vrstvami spojenými s elektrodami (3j a (4J, při aktivizaci jedné z řídicích elektrod (1) a (6).The semiconductor layer (7) comprises a number of minor charge carriers capable of forming therein only a single sufficiently strong inverse region required to form a conductive channel between the semiconductor layers associated with the electrodes (3j and (4J) upon activation of one of the control electrodes (1) and ( 6).
Vynález se týká diskrétní polovodičové součástky MIS, schopné samostatně realizovat logické funkce EXCLUSIVE-OR a EXCLUSIVE-NOR. Logické obvody, realizující uvedenou dvojici funkcí, tvoří základ sčítacích a koincidenčních obvodů všech číslicových systémů.The present invention relates to a discrete semiconductor component MIS capable of independently performing the logic functions EXCLUSIVE-OR and EXCLUSIVE-NOR. The logic circuits that realize this pair of functions form the basis of the addition and coincidence circuits of all digital systems.
Logické funkce EXCLUSIVE-OR a EXCLUSIVE-NOR jsou fyzikálně realizovány podle všeobecné ho výstavbového principu všech současných logických obvodů, založeném na určitém propojení určitého počtu stavebních součástek realizačního obvodu. Počet stavebních součástek se u dnešních nejprespektivnějších polovodičových obvodů — obvodů MIS a bipolárních obvodů IIL pohybuje podle logického zapojení od 6 do 12 tranzistorů, což odpovídá určitým rychlostním, příkonovým a integračním parametrům.The EXCLUSIVE-OR and EXCLUSIVE-NOR logic functions are physically realized according to the general construction principle of all current logic circuits, based on a certain interconnection of a certain number of components of the execution circuit. The number of components in today's most promising semiconductor circuits - MIS and bipolar IIL circuits - varies from 6 to 12 transistors, corresponding to certain speed, power and integration parameters, depending on the logic wiring.
Podstatně kvalitnějších uvedených parametrů dosahuje realizační systém, tvořený jedinou diskrétní polovodičovou součástkou MIS, konstrukčního uspořádání — první řídicí elektroda — první izolant — polovodič — druhý izolant — druhá řídicí elektroda, jejíž podstata spočívá v tom, že polovodič obsahuje počet menšinových nosičů náboje, odpovídající vytvoření jediné inverzní oblasti, potřebné ke vzniku vodivého kanálu mezi oblastmi spojenými s elektrodami.The implementation system, consisting of a single discrete MIS semiconductor component, achieves significantly higher quality parameters - the first control electrode - the first insulator - the semiconductor - the second insulator - the second control electrode, which is based on the fact that the semiconductor contains single inverse regions required to form a conductive channel between the regions associated with the electrodes.
Použitím uvedené diskrétní polovodičové součástky MIS, jejíž velikost odpovídá prakticky velikosti jediného tranzistoru MIS, se vzhledem ke klasickým obvodům, tvořeným minimálně 6 tranzistory MIS, dosáhne ekvivalentního zvýšení operační rychlosti při současném snížení energetického příkonu.By using the discrete MIS semiconductor component, the size of which is virtually the size of a single MIS transistor, it achieves an equivalent increase in operating speed while reducing power consumption relative to conventional MIS transistors.
Vynález je blíže popsán na připojeném výkresu, kde na obr. 1 je znázorněno konstrukční uspořádání diskrétní polovodičové součástky MIS podle vynálezu v modifikaci s vodivostí typu P, na obr. 2 je rozložení menšinových nosičů náboje v její řízené polovodičové vrstvě při přiložení prahového napětí na obě její řídicí elektrody, a na obr. 3 její zapojení se zatěžovacím tranzistorem MIS, jako logický obvod EXCLUSIVE-NOR.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 illustrates the structure of a discrete MIS semiconductor device of the present invention in a P-type conductivity modification; its control electrode, and in FIG. 3 its connection with a load transistor MIS, as an EXCLUSIVE-NOR logic circuit.
Realizace logické funkce EXCLUSIVE-OR/ /NRO je založena na řízení inverzních jevů v polovodiči 7, vzájemnou ekvivalencí dvou navzájem protisměrně orientovaných elektrických polí, ovládaných prostřednictvím řídicích elektrod 1, 6 vstupními proměnnými dané logické funkce.The realization of the logic function EXCLUSIVE-OR / / NRO is based on the control of the inverse phenomena in the semiconductor 7, by the mutual equivalence of two oppositely oriented electric fields controlled by the control electrodes 1, 6 by input variables of the given logic function.
Polovodič 7 obsahuje počet menšinových nosičů náboje, odpovídající vytvoření jediné inverzní oblasti potřebné ke vzniku vodivého kanálu mezi oběma oblastmi 7‘ polovodiče, spojenými s elektrodami 3, 4.The semiconductor 7 comprises a number of minor charge carriers corresponding to the formation of a single inverse region required to form a conductive channel between the two semiconductor regions 7, connected to the electrodes 3, 4.
Pracovní činnost diskrétní polovodičové součástky MIS, uvedených vlastností, je vysvětlena na konkrétních pracovních situacích:The operation of a discrete MIS semiconductor device, with the following characteristics, is explained in the specific work situations:
Na jednu z řídicích elektrod 1, 6, například na první řídicí elektrodu 1 se přiloží prahové napětí. Za této situace, se diskrétní polovodičová součástka MIS chová, jako běžný tranzistor PMIS s obohacovaným kanálem. Vlivem elektrického pole, vytvořeného pod první řídicí elektrodou 1, se pod prvním izolantem 2 vytvoří, vzhledem k dostačujícímu počtu menšinových nosičů náboje, dostatečně silná inverzní oblast s následným vznikem vodivého kanálu. Naprosto shodná situace nastane při opačných stavech řídicích elektrod 1, 6 s tím, že se vodivý kanál vytvoří pod druhým izolantem 5.A threshold voltage is applied to one of the control electrodes 1, 6, for example the first control electrode 1. In this situation, the discrete MIS semiconductor device behaves like a conventional channel-enriched PMIS transistor. Due to the electric field created under the first control electrode 1, a sufficiently strong inverse region is formed below the first insulator 2, due to a sufficient number of minor charge carriers, with the consequent formation of a conductive channel. The situation is exactly the same in the opposite states of the control electrodes 1, 6, with the conductive channel being formed below the second insulator 5.
Kromě první řídicí elektrody 1 se aktivizuje stejným způsobem i druhá řídicí elektroda 6. Vlivem elektrického pole, vytvořeného pod uvedenou druhou řídicí elektrodou 6, dojde k exploataci menšinových nosičů náboje z oblasti vodivého kanálu pod prvním izolantem 2, kde je soustředěna jejich absolutní většina, s jejich následným, za ideálních podmínek symetrickým rozložením podle osy x podle obr. 2. Následkem uvedeného rozložení menšinových nosičů náboje v polovodiči 7, se vzhledem k jejich počtu naprosto znemožní vytvoření dostatečně silné inverzní oblasti, potřebné ke vzniku vodivého kanálu v kterékoliv části polovodiče 7, čímž se diskrétní polovodičová součástka MIS nachází v nevodivém stavu.In addition to the first control electrode 1, the second control electrode 6 is activated in the same manner. Due to the electric field generated under said second control electrode 6, minor charge carriers are exploited from the conductive channel area below the first insulator 2 where their absolute majority is concentrated. their subsequent, ideally symmetrical distribution along the x-axis of FIG. 2. As a result of said distribution of the minor charge carriers in the semiconductor 7, their number makes it absolutely impossible to form a sufficiently inverse region necessary to form a conducting channel in any part whereby the discrete MIS semiconductor device is in a non-conductive state.
Koncentrace menšinových nosičů se při jejich symetrickém rozložení podle obr. 2, zvyšuje od osy x k izolantům 2, S. Tam již může nabýt hodnot, způsobujících svodové proudy, schopné nepříznivě ovlivnit napěťové úrovně logických stavů. Tento negativní jev je potlačován zvyšováním vzájemného poměru mezi tloušťkou polovodiče 7 a intenzitou elektrických polí, závislou na tloušťce a specifické elektrické pevnosti izolantů 2, 5, a snižováním diference mezi hodnotami jednotlivých podpovrchových stavů polovodiče 7 a nekompenzovaných nábojů v jednotlivých izolantech 2, 5. Nulová diference odpovídá ideálním pracovním podmínkám, zatímco její zvyšování narušuje symetrické rozložení menšinových nosičů náboje v polovodiči 7 při aktivizaci obou řídicích elektrod 1, 6.With their symmetrical distribution according to FIG. 2, the concentration of the minor carriers increases from the x-axis to the insulators 2, S. There, it may already have values causing leakage currents capable of adversely affecting the voltage levels of the logic states. This negative effect is suppressed by increasing the relationship between the thickness of the semiconductor 7 and the intensity of the electric fields depending on the thickness and specific electrical strength of the insulators 2, 5, and by reducing the difference between the individual subsurface states of the semiconductor 7 and the unbalanced charges in the individual insulators 2, 5. the difference corresponds to the ideal working conditions, while its increase disrupts the symmetrical distribution of the minor charge carriers in the semiconductor 7 when both control electrodes 1, 6 are activated.
Z obou popsaných pracovních režimů, s přihlédnutím k třetímu možnému pracovnímu režimu, který je dán klidovým stavem obou řídicích elektrod 1, 6, vyplývá, že se diskrétní polovodičová součástka MIS podle vynálezu nachází ve vodivém stavu pouze při vzájemné nonekvivalenci obou elektrických polí, tzn. při přiložení prahového napětí na jednu z řídicích elektrod 1, B.From the two operating modes described, taking into account the third possible operating mode, which is given by the idle state of the two control electrodes 1, 6, it follows that the discrete semiconductor component MIS according to the invention is in a conductive state only when the two electric fields are non-equivalent. by applying a threshold voltage to one of the control electrodes 1, B.
Konstrukční uspořádání podle obr. 1 — první řídicí elektroda 1 — první izolant 2 — polovodič 7 — druhý izolant S — druhá řídicí elektroda 6, zhotovené například technologií ESFI (Epitaxial Silicon Film on Insulators — epitaxe na izolační podložce), odpovídá, podle všeobecného značení pro jednotlivé části struktur MIS, označení MISÍM.The construction according to FIG. 1 - the first control electrode 1 - the first insulator 2 - the semiconductor 7 - the second insulator S - the second control electrode 6, produced, for example, by ESFI technology (epitaxial silicon film on insulators) corresponds to the general marking for individual parts of MIS structures, designation MISÍM.
Na obr. 3 je znázorněno zapojení diskrét237002FIG. 3 shows the wiring of discrete237002
6 ní polovodičové součástky MIS podle vyná- x a y a výstupem z, pracující se zápornou lezu se zatěžovacím tranzistorem MIS, jako logikou, logický obvod EXCLUSIVE-NOR se vstupy6 MIS semiconductor components according to the invention and output z, working with negative climbs with load transistor MIS, as a logic, EXCLUSIVE-NOR logic circuit with inputs
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS82797A CS237002B1 (en) | 1982-02-04 | 1982-02-04 | Discrete semi-conductor element mis |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CS82797A CS237002B1 (en) | 1982-02-04 | 1982-02-04 | Discrete semi-conductor element mis |
Publications (2)
Publication Number | Publication Date |
---|---|
CS79782A1 CS79782A1 (en) | 1984-10-15 |
CS237002B1 true CS237002B1 (en) | 1985-06-13 |
Family
ID=5340764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CS82797A CS237002B1 (en) | 1982-02-04 | 1982-02-04 | Discrete semi-conductor element mis |
Country Status (1)
Country | Link |
---|---|
CS (1) | CS237002B1 (en) |
-
1982
- 1982-02-04 CS CS82797A patent/CS237002B1/en unknown
Also Published As
Publication number | Publication date |
---|---|
CS79782A1 (en) | 1984-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4139880A (en) | CMOS polarity reversal circuit | |
US3500062A (en) | Digital logic apparatus | |
KR930000968B1 (en) | Semiconductor device | |
US2836797A (en) | Multi-electrode field controlled germanium devices | |
US4006365A (en) | Exclusive or integrated logic circuits using complementary MOSFET technology | |
US4028556A (en) | High-speed, low consumption integrated logic circuit | |
US3427445A (en) | Full adder using field effect transistor of the insulated gate type | |
US3691401A (en) | Convertible nand/nor gate | |
US3694670A (en) | Easily switched silicon controlled rectifier | |
JPH03190426A (en) | Integrated BiCMOS circuit | |
CA1111514A (en) | Multidrain metal-oxide-semiconductor field-effect device | |
US4185209A (en) | CMOS boolean logic circuit | |
JPH03501669A (en) | Integrated circuit with latch-up protection circuit | |
US3406298A (en) | Integrated igfet logic circuit with linear resistive load | |
US3271587A (en) | Four-terminal semiconductor switch circuit | |
CS237002B1 (en) | Discrete semi-conductor element mis | |
US3947865A (en) | Collector-up semiconductor circuit structure for binary logic | |
US3742318A (en) | Field effect semiconductor device | |
EP0323843A2 (en) | Multi-output vertical type power semiconductor device | |
US4145621A (en) | Transistor logic circuits | |
US3038087A (en) | Plural base transistor structure and circuit | |
JPH0231505B2 (en) | ||
US4175240A (en) | Integrated logic circuit with a current source made as a field-effect transistor | |
US3131311A (en) | Semiconductor pulse generators | |
JPH01251755A (en) | Thyristor |