CS236383B1

CS236383B1 - Connection for testing bidirectional input and output bus

Info

Publication number: CS236383B1
Application number: CS1018083A
Authority: CS
Inventors: Karel Ucen
Original assignee: Karel Ucen
Priority date: 1983-12-29
Filing date: 1983-12-29
Publication date: 1985-05-15

Abstract

Cílem řešení je vytvořit prostorově nenáročné a jednoduché zapojení, které umožňuje převádění výstupních datových funkcí při využití výstupních řídicích funkcí na vstupní datové funkce u obousměrných vstupních a výstupních funkcí, přičemž výsledek testování je vyhodnocován přímo ve výpočetním zařízení. Tohoto cíle se dosáhne zapojením, v kterém skupina datových vstupů a výstupů budiče obousměrné vstupní a výstupní sběrnice tvoři současně skupinu datových vstupů a výstupů zapojení, skupina datových výstupů budiče obousměrné vstupní a výstupní sběrnice je připojena na skupinu datových vstupů vyrovnávací paměti, skupina datových výstupů varovnavacá paměti je připojena na skupinu datových vstupů budiče obousměrné vstupní a výstupní sběrnice. Signalizační výstup vyrovnávací paměti je připojen na signalizační vstup obvodu kombinační a sekvenční loiky. Nastavovací výstup obvodu kombinaní a sekvenční logiky je připojen na nastavovací vstup vyrovnávací paměti, kdežto jeho informační výstup tvoří současně informační výstup zapojení. Řídicí vstup obvodu kombinační a sekvenční logiky tvoří současně řídicí vstup zapojení a přepínací výstup obvodu kombinační a sekvenční logiky je připojen na přepínací vstup budiče obousměrné vstupní a výstupní sběrnice. Zapojení lze použít zejména při oživování a testování universálních výpočetních zařízení, jako jsouinteligentní terminály, stolní počítače, universální procesory a podobněThe aim of the solution is to create a space-saving and simple circuit that enables the conversion of output data functions when using output control functions to input data functions for bidirectional input and output functions, while the test result is evaluated directly in the computing device. This goal is achieved by a circuit in which the group of data inputs and outputs of the bidirectional input and output bus driver simultaneously forms a group of data inputs and outputs of the circuit, the group of data outputs of the bidirectional input and output bus driver is connected to the group of data inputs of the buffer memory, the group of data outputs of the warning memory is connected to the group of data inputs of the bidirectional input and output bus driver. The signaling output of the buffer memory is connected to the signaling input of the combinational and sequential logic circuit. The setting output of the combinational and sequential logic circuit is connected to the setting input of the buffer memory, while its information output simultaneously forms the information output of the circuit. The control input of the combinational and sequential logic circuit simultaneously forms the control input of the circuit, and the switching output of the combinational and sequential logic circuit is connected to the switching input of the driver of the bidirectional input and output bus. The circuit can be used especially in the activation and testing of universal computing devices, such as intelligent terminals, desktop computers, universal processors, etc.

Description

Vynález se týká zapojení na testování obousměrné vstupní a výstupní sběrnice výpočetních zařízení.The invention relates to a circuit for testing bi-directional input and output buses of computing devices.

tt

Lokalizování poruchy funkce spojení výpočetního zařízení s periferní jednotkou je spojeno s potížemi. Pokud není k dispo sici náhradní adaptér nebo technické prostředky pro jeho otestování, není možné odpovědně rozhodnout, zda porucha nastala před nebo za rozhraním spojení, to je před nebo za obousměrnou vstupní a výstupní sběrnicí z hlediska výpočetního zařízení.Localization of the malfunction of the connection of the computing device to the peripheral unit is associated with difficulties. If there is no replacement adapter or technical means to test it, it is not possible to decide responsibly whether the fault occurred before or after the interface, that is, before or after the bidirectional input and output bus from the point of view of the computing device.

**

Při oživování výpočetního zařízení je žádoucí mít možnost testování obousměrné vstupní a výstupní sběrnice v místě, kde je tato dávána k disposici jednotlivým adaptérům, které využívají vždy pouze zcela specifický, omezený počet datových a řídicích funkcí. I když obousměrná vstupní a výstupní sběrnice bývá součástí vnitřní kabeláže výpočetního zařízení a jsou na ni připojeny vestavěné jednotky, jako displej, vestavěná vnější pamět a jiné, nezaručuje správná funkce těchto komponent_;současně správnou funkci obousměrné vstupní a výstupní sběrnice na konektorech pro vstupní a výstupní adaptéry. Navíc, konektory obousměrné vstupní a výstupní sběrnice bývají umístěny uvnitř prostoru pro fyzické připojení dalších vstupních a výstupních adaptérů, takže testování funkce obousměrné vstupní a výstupní sběrnice pomocí osciloskopu nebo běžných logických analyzátorů je značně ztíženo. Připojování simulátorů vstupních a výstupních zařízení na obousměrnou vstupní a výstupní sběrnici je další možností pro oživování a testování, vyžaduje však přídavné technické prostředky, často zvláštní napájecí zdroje a je zbytečně rozměrné a pro běžný servis nevhodné. K tomu je dále nezbytné propojení prostřednictvím spojovací kabeláže a interní kabeláže, což společně s deskami logiky simulátorů vnáší do testování další možnost zavedení poruchy samotného testovacího zařízení.When reviving a computing device, it is desirable to be able to test the bidirectional input and output bus at a location where it is made available to individual adapters that always use a very specific, limited number of data and control functions. Although bidirectional input and output buses are part of the internal cabling of a computing device and have built-in units such as a display, built-in external memory, and others attached to it, it does not guarantee the proper functioning of these components _; at the same time, the correct operation of the bidirectional input and output bus on the connectors for the input and output adapters. In addition, bidirectional I / O bus connectors are located inside the physical connection area of additional I / O adapters, so testing the bidirectional I / O bus function using an oscilloscope or conventional logic analyzers is considerably more difficult. Connecting I / O simulators to bidirectional I / O is another option for commissioning and testing, but requires additional technical resources, often extra power supplies, and is unnecessarily large and unsuitable for routine service. In addition, interconnection via connection cabling and internal cabling is necessary, which together with the logic boards of the simulators brings another possibility of testing the failure of the test equipment itself.

Uvedené nevýhody odstraňuje zapojení na testování obou2These disadvantages are eliminated by wiring for testing both2

236 383 směrné vstupní a výstupní sběrnice podle vynálezu, jehož podstatou je, že skupinadatových vstupů a výstupů budiče obousměr né vstupní a výstupní· sběrnice tvoří současně skupinu datových vstupů a výstupů zapojení, skupina datových výstupů budiče obou směrné vstupní a výstupní sběrnice je připojena na skupinu datových vstupů vyrovnávací paměti, skupina datových výstupů vyrovnávací paměti je připojena na skupinu datových vstupů budiče obousměrné vstupní a výstupní sběrnice, signalizační výstup vyrovnávací paměti je připojen na signalizační vstup obvodu kombinační a sekvenční logiky, nastavovací výstup obvodu kombinační a sekvenční logiky je připojen na nastavovací vstup vyrovnávací paměti, kdežto jeho informační výstup tvoří současně informační výstup zapojení, řídicí vstup obvodu kombinační a sekvenční logiky tvoří současně řídicí vstup zapojení, přepínací výstup obvodu kombinační a sekvenční logiky je připojen na přepínací vstup budiče obousměrné vstupní a výstupní sběrnice.236 383 directional input and output bus according to the invention, which is based on the fact that the group of input and output drivers of bidirectional input and output bus simultaneously form a group of data inputs and outputs, Buffer data inputs, Buffer data output group is connected to bidirectional input and output bus driver data input group, Buffer signaling output is connected to combinational and sequential logic signal input, Combination and sequential logic output is connected to set input buffer, whereas its information output is simultaneously the wiring information output, the control input of the combinational and sequential logic circuit simultaneously forms the wiring control input, the switching output the combinational and sequential logic circuit is connected to the switch input of the bidirectional input and output bus driver.

Výhodou zapojení na testování obousměrné vstupní a výstupní sběrnice podle vynálezu je jeho jednoduchost a prostorová nenáročnost. Umožňuje vyhodnocování výsledků testování přímo ve výpočetním zařízení. Je tak sníženo risiko zahrnutí dalších prvků s možností nespolehlivosti, na příklad kabeláže. Správnou funkci zapojení obvodu na testování obousměrné vstupní a výstup ní sběrnice lze kdykoliv ověřit standardním způsobem jako test jediné desky. Další výhodou je možnost využití technických prostředků uvnitř výpočetního zařízení ke komparaci hodnot datových a řídicích signálů, převzatých na vstupu obousměrné vstupní a výstupní sběrnice s hodnotami očekávanými a případné další využití inteligence zabudovaných technických prostředků ve spolupráci s účelovým vybavením pro detekci, lokalizaci a indikaci poruch.The advantage of the wiring for testing the bidirectional input and output bus according to the invention is its simplicity and spatial undemandingness. It enables evaluation of testing results directly in the computing device. This reduces the risk of including other unreliable features such as cabling. The correct operation of the bidirectional input / output bus test circuit can be verified at any time in a standard way as a single board test. Another advantage is the possibility of using the technical means inside the computing device to compare the values of the data and control signals taken at the input of the bidirectional input and output bus with the expected values and possible further use of the intelligence of built-in technical means in cooperation with the purpose equipment for detection, localization and indication of faults.

Příklad zapojení na testování obousměrné vstupní a výstupní sběrnice podle vynálezu je znázorněn na připojeném výkrese v blokovém schématu.An example of a wiring for testing a bidirectional input and output bus according to the invention is shown in the attached drawing in a block diagram.

Skupina datových vstupů a výstupů 11 budiče 1 obousměrné vstupní a výstupní sběrnice tvoří současně skupinu datových vstupů a výstupů 91 zapojení pro připojení na neznázorněnou obousměrnou vstupní a výstupní sběrnici výpočetního zařízení. Skupina datových výstupů 011 budiče 2 obousměrné; vstupní a výstupní sběrnice je připojena na skupinu datových vstupů 21 vyrovnávací paměti 2. Skupina datových výstupů 021 vyrovnávací pa měti 2 je připojena na skupinu datových vstupů 12 budiče 1 obouThe bi-directional input / output bus driver group 11 of data inputs and outputs 11 simultaneously form a plurality of data inputs and outputs 91 for connection to a bi-directional input and output bus of a computing device (not shown). Data Output Group 011 Driver 2 Bidirectional; the input and output bus is connected to the data input group 21 of buffer 2. The data output group 021 of buffer 2 is connected to the data input group 12 of driver 1 of both

236 383 směrné vstupní a výstupní sběrnice. Signalizační výstup 022 vyrovnávací paměti 2 je připojen na signalizační vstup 32 obvodu 3. kombinační a sekvenční logiky. Nastavovací výstup 032 obvodu 3. kombinační a sekvenční logiky je připojen na nastavovací vstup 22 vyrovnávací paměti 2, kdežto jeho informační vý• tup 031 tvoří současně informační výstup 091 zapojení pro připojení na obousměrnou vstupní a výstupní sběrnici výpočetního zařízení. Řídicí vstup 31 obvodu 3 kombinační a sekvenční logiky tvoří současně řídicí vstup 92 zapojení pro připojení na obousměrnou vstupní a výstupní sběrnici výpočetního zařízení. Přepínací výstup 033 obvodu 3. kombinační a sekvenční logiky je připojen na přepínací vstup 13 budičé .1 obousměrné vstupní a výstupní sběrnice.236 383 directional input and output buses. The signaling output 022 of buffer 2 is coupled to the signaling input 32 of the combinational and sequential logic circuit 3. The adjusting output 032 of the combinational and sequential logic circuit 3 is connected to the adjusting input 22 of buffer 2, while its information output 031 simultaneously forms the information output 091 of the circuitry for connection to the bidirectional input and output bus of the computing device. The control input 31 of the combinational and sequential logic circuit 3 simultaneously forms the control input 92 for connection to the bidirectional input and output bus of the computing device. The switching output 033 of the combinational and sequential logic circuitry 3 is connected to the switching input 13 of the bi-directional input and output bus driver.

Vystavení datového slova ve formě výstupního datového signálu na skupině datových vstupů a výstupů 11 budiče 1 obousměrné vstupní a výstupní sběrnice předchází řídicí signál na řídicím vstupu 31 obvodu 3. kombinační a sekvenční logiky, který je tímto obvodem převeden na přepínací signál na signalizačním výstupu 033» Tento přepínací signál nastaví směr budiče 1 obousměrné vstupní a výstupní sběrnice do stavu pro vstup dat. V okamžiku přítomnosti výstupního datového slova na obousměrné vstupní a výstupní sběrnici je prostřednictvím jiného řídicího signálu na řídicím vstupu 31 obvodu 3. kombinační a sekvenční logiky generován tímto obvodem přepínací signál pro nastavení výstupního datového slova přes budič 1 obousměrné vstupní a výstupní sběrnice do vyrovnávací paměti 2.. Vystavení obsahu vyrovnávací paměti 2 na obousměrnou datovou vstupní a výstupní sběrnici ve směru vstupu dat předchází řídicí signál z výpočetního zařízeni na řídicí vstup 31 obvodu 3. kombinační a sekvenční logiky, sloužící k nastavení směru budiče 1 obousměrné vstupní a výstupní sběrnice do stavu pro výstup dat. Toto nastavení směru a současně přítomnost datového slova z vyrovnávací paměti 2. přes budič 1 obousměrné vstupní a výstupní sběrnice na obousměrné vstupní a výstupní sběrnici pro vstupní data signalizuje signál na informačním výstupu 031 obvodu 3. kombinační a sekvenční logiky, kterýžto obvod zpracovává rovněž signál připravenosti ze signalizačního výstupu 022 vyrovnávací paměti 2. Testování obousměrné vstupní a výstupní sběrnice je možné realizovat postupným vystavováním logických hodnot na výstupní řídicí signály a sledováním odezev na řídicích signálech vstupních. Postupným nabalováním dalších řídicích signálůThe output of the data word in the form of an output data signal on a group of data inputs and outputs 11 of the bidirectional input and output bus driver 11 is preceded by a control signal at control input 31 of the combinational and sequential logic circuit. This switching signal sets the bidirectional input and output bus driver direction 1 to the data input state. When the output data word is present on the bidirectional input and output bus, a switching signal for adjusting the output data word via the bidirectional input and output bus driver 1 to the buffer 2 is generated by this circuit by means of another control signal at the control input 31 of the combinational and sequential logic circuit. Exposure of the buffer 2 content to the bidirectional data input and output bus in the data input direction is preceded by a control signal from the computing device to the control input 31 of the combinational and sequential logic circuit 3 used to set the bidirectional input and output bus driver data output. This directional setting and, at the same time, the presence of the data word from buffer 2 via the bidirectional input / output bus driver 1 to the bidirectional input / output bus for input data signals a signal at information output 031 of the combinational and sequential logic circuit 3. from signaling output 022 of buffer 2. Bi-directional input and output bus testing can be accomplished by sequentially exposing logic values to the output control signals and monitoring responses to the input control signals. Gradual accumulation of other control signals

236 383 vstupních a výstupních se otestuje aparát, to je další výstupní řídicí signály, nezbytný k ovládání multiplexorů pro redukci nestejného počtu vstupních a výstupních datových signálů. Přiváděním různých kombinací na výstupní datové signály lze navíc testovat vzájemné zkraty mezi jednotlivými datovými signály, případně poruqhy typu trvalá úroveň logické nuly nebo tr valá úroveň logické jedničky. V případě, že obousměrná vstupní a výstupní sběrnice je bez závad, vyhodnotí výpočetní zařízení očekávaný signál, přivedený z vyrovnávací paměti 2 prostřednictvím budiče 1 obousměrné vstupní a výstupní sběrnice s využitím vlastní inteligence a o výsledku testu informuje operátora výpisem na obrazovce nebo prostřednictvím jiných indikačních prvků.The 236,383 input and output devices are tested, that is, additional output control signals necessary to control the multiplexers to reduce the unequal number of input and output data signals. In addition, by applying different combinations to the output data signals, it is possible to test for short-circuits between individual data signals, or for a permanent logic zero level or a permanent logic one level. If the bidirectional I / O bus is faultless, the computing device evaluates the expected signal fetched from buffer 2 via the bidirectional I / O bus driver 1 using its own intelligence and informs the operator of the test result by screen display or other indication elements.

Vynálezu lze použít zejména při oživování a testování universálních výpočetních zařízení, jako jsou inteligentní terminály, stolní počítače, universální procesory a podobně.In particular, the invention can be used in the animation and testing of universal computing devices such as intelligent terminals, desktop computers, universal processors and the like.

Claims

Wiring test for bi-directional I / O bus with buffer, characterized in that the group of data inputs and outputs (11) of the bi-directional I / O bus driver (1) simultaneously form a wiring data input and output group (91), data output group (011) ) bidirectional input and output bus drivers (1) connected to a group of data inputs (21) of buffer (2), data output group (021) of buffer (2) connected to a group of data inputs (12) of bidirectional (1) input and output bus, the signal output (022) of the buffer (2) is connected to the signal input (32) of the combinational and sequential logic circuit (3), the adjusting output (032) of the combinational and sequential logic circuit (3) is connected to the set input (22) a buffer (2), whereas its information output (031) simultaneously forms the wiring information output (091) , the control input (31) of the combinational and sequential logic circuit (3) simultaneously forms the wiring control input (92), the switching output (033) of the combinational and sequential logic circuit (3) is connected to the switch input (13) of the bidirectional input driver (1) and output bus.