CS235258B1

CS235258B1 - Connection of a phase control circuit for multiple phase electrical devices

Info

Publication number: CS235258B1
Application number: CS300981A
Authority: CS
Inventors: Vratislav Stepar; Vojtech Hofman; Jaroslav Bejvl
Original assignee: Vratislav Stepar; Vojtech Hofman; Jaroslav Bejvl
Priority date: 1981-04-21
Filing date: 1981-04-21
Publication date: 1985-05-15

Abstract

Zapojení obvodu pro fázové řízení vícefázovych elektrických zařízení, zejména pro řízený trojpulsních nebo sestipuleních usměrňovačů a tyristorových spínačů výkonových zařízení. Výstup fázového detektoru je připojen přes regulátor na vstup generátoru, jehož výstup je zapojen současně na první vstup čítače a vstup děliče, jehož první výstup je zpětnovazebně zgpojen na druhý vstup fázového detektoru a jehož druhý výstup je zapojen na první vstup převodníku napětí-fáze. Svým vstupem je převodník připojen na výstup zdroje napětí pro řízení fáze a výstupem na první vstup paměťového obvodu, na jehož druhý vstup je zpětnovazebně zapojen poslední z výstupu dekodéru. Výstup paměťového obvodu je současně zapojen na druhý vstup čítače a na druhý vstup dekodéru, zapojeného prvním vstupem na výstup čítače. Všechny výstupy dekodéru jsou připojeny na koncově zesilovače.Circuit connection for phase control of multi-phase electrical devices, especially for controlled three-pulse or six-pulse rectifiers and thyristor switches of power devices. The output of the phase detector is connected via a regulator to the input of the generator, the output of which is connected simultaneously to the first input of the counter and the input of the divider, the first output of which is feedback-connected to the second input of the phase detector and the second output of which is connected to the first input of the voltage-phase converter. The converter is connected by its input to the output of the voltage source for phase control and by its output to the first input of the memory circuit, the second input of which is feedback-connected to the last of the decoder outputs. The output of the memory circuit is simultaneously connected to the second input of the counter and to the second input of the decoder, connected by the first input to the output of the counter. All outputs of the decoder are connected to the final amplifier.

Description

Vynález se týká zapojení obvodu pro fázové řízení vícefázových elektrických zařízení, zejména pro řízení trojpulsních nebo šestipulsních usměrňovačů a tyristorových spínačů výkonových zařízení.BACKGROUND OF THE INVENTION 1. Field of the Invention The invention relates to a circuit for phase control of multiphase electrical devices, in particular for controlling three-pulse or six-pulse rectifiers and thyristor switches of power devices.

Pro řízení tyristorů výkonových zařízení tří, šest nebo i více pulsní soustavy musí být řídící výstupní jjulsy synchronní se vstupním synchronizačním napětím sítě a posuv těchto pulsů mus^ ^povídat fázovému posunu, ^jednot li vých fází, tzn. 120° el^^pro^trojpulsní a 60° elť^pr^sestipulsní zapojení výkonových obvodů, přičem fázový posun těchto pulsů musí být vzhledem k vstupnímu sílovému napětí naf avitelr ný nebo řídiifielný v různých pracovních intervalech až 210° elektrických.In order to control the thyristors of power devices of three, six or more pulses, the control output julses must be synchronous with the input sync voltage of the network, and the shift of these pulses must correspond to the phase shift, i.e., the phases. 120 ° el for three-pulse and 60 ° el for six-pulse connection of power circuits, the phase shift of these pulses must be inflatable or controllable at different operating intervals of up to 210 ° with respect to the input power voltage.

Nedodržení těchto podmínek má nepříznivý vliv jak na tyristory pro fázové řízení, tak i na funkci samotných zařízení. Tyristory v uvedených zařízeních, řízené nesymetrickou soustavou pulsů jsou nerovnoměrně zatěžovány, 'ž v některých případech vyžaduje jejich dimenzování ik „sší jmenovitou hodnotu proudu, například následkem přesycování vstupního transformátoru. U usměrňovačů vede nesymetrie řídicích impulsů pro tyristory k zvýšenému zvlnění výstupního napětí_o Failure to observe these conditions adversely affects both the phase control thyristors and the operation of the devices themselves. The thyristors in the devices controlled by an asymmetric pulse system are unevenly loaded, since in some cases their sizing also requires a lower current rating, for example due to supersaturation of the input transformer. In rectifiers, unbalance of control pulses for thyristors leads to increased ripple of output voltage _by

Obvyklé řešení obvodů fázového řízení vychází se vzájemně nezávislých větví fázového řízení pro každou fázi. Každá větev sestává například z komparátoru, převodníku napětí-fáze a koncového zesilovače a je synchronizována napětímThe usual phase control circuit design is based on mutually independent phase control branches for each phase. Each branch consists, for example, of a comparator, a voltage-phase converter and a terminal amplifier and is synchronized by voltage

235 258 příslušné fáze sítě. U takto řešených obvodů je vyloučena možnost dodržení konstantního vzájemného odstupu jednotlivých pulsů» Jeho udržení v přijatelných tolerancích vyžaduje s ohledem na stabilitu a přesnost použitých součástek jejich předběžný výběr a nutnost použití nastavovacích prvků.235 258 of the relevant phase of the network. The possibility of maintaining a constant mutual distance of individual pulses is eliminated in such solved circuits.

Jsou také známa zapojení obvodu fázového řízení ve vícefázové soustavě synchronizovaného jednou fází sííového napětí. Od tohoto napětí je získán prvý řídicí puls, od něhož jsou zpoždovací obrody odvozeny další potřebné řídicí pulsy,It is also known to connect a phase control circuit in a multiphase system synchronized by one phase of the line voltage. From this voltage, the first control pulse is obtained, from which the delay pulses derive the other needed control pulses,

I když toto řešení odstraňuje nutnost použití několika převodníků, neodstraňuje vpředu uvedenou nevýhodu vztahující se na nutný výběr součástek a nastavování zpoždovacích obvodů.Although this solution eliminates the need to use multiple transducers, it does not eliminate the aforementioned disadvantage related to the necessary selection of components and adjustment of the delay circuits.

Jsou známa i zapojení k zajištění symetrické synchronní pulsní soustavy s použitím pilotní frekvence. Příkladem takového řešení je obvod sestávající z jediného převodníku napětí-fáze, na jehož výstupu jsou generovány pulsy pro synchronizaci obvodů fázového závěsu. Obvody fázového závěsu pracují v ustáleném stavu jako násobič frekvence a umožňující tak vytvoření symetrické pulsní soustavy. Jejich nevýhodou je však časová konstanta regulační smyčky obvodů z fázového závěsu, která při změnách řídicího napětí způsobuje, že k příslušná změně fázového úhlu pulsů dochází se zpožděním, které není zcela jednoznačně definovatelné. Použití tohto řešení není vhodné pro zařízení pracující v proudové nebo napěíové regulační smyčce vzhledem k přídavné časové konstantě regulátoru ve fázovém závěsu.Connections to provide a symmetrical synchronous pulse system using a pilot frequency are also known. An example of such a solution is a circuit consisting of a single voltage-phase converter at the output of which pulses are generated to synchronize the phase locked circuits. The phase locked circuits operate at a steady state as a frequency multiplier, allowing the creation of a symmetrical pulse system. Their disadvantage, however, is the time constant of the control loop of the phase-locked circuits, which, when the control voltage changes, causes the corresponding change in the phase angle of the pulses to occur with a delay that is not clearly definable. The use of this solution is not suitable for a device operating in a current or voltage control loop due to the additional time constant of the controller in the phase lock.

Výše uvedené nevýhody odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom^évýstup fázového detektoru je připojen přes regulátor na vstup generátoru, jehož výstup je zapojen současně na první vstup Čítače a vstup děliče, jehož první výstup je zpětnovazebně zapojen na druhý vstup fázového detektoru a jehož druhý výstup je zapojen aa první vstup převodníku napětí-fáze. Svým vstupem je převodník připojenThe above-mentioned disadvantages eliminate the circuit according to the invention, which consists in that the output of the phase detector is connected via a controller to the input of the generator, the output of which is connected simultaneously to the first input of the counter and the input of the divider. whose second output is connected and and the first input of the voltage-phase converter. The converter is connected by its input

- 3 235 258 na výstup zdroje^napětí pro řízení fáze a svým výstupem na první vstup pamětového obvodu, na jehož druhý vstup je zpětnovazebně zapojen poslední z výstupů dekodéru* Výstup paměťového obvodu je současně zapojen na druhý vstup čítače a ha druhý vstup dekodéru, zapojeného prvním vstupem na výstup čítače. Všechny výstupy dekodéru jsou připojeny na koncové zesilovače.- 3 235 258 to the output of the phase control voltage source and its output to the first input of the memory circuit, to which the second input is feedback coupled the last of the decoder outputs * The output of the memory circuit is simultaneously connected to the second counter input and the second decoder input connected the first input to the counter output. All decoder outputs are connected to the output amplifiers.

Příklad zapojení podle vynálezu je dále popsán a jeho činnost vysvětlena s pomocí výkresů, z nichž je na obr· 1 vyznačeno blokové zapojení a na obr. 2 grafické znázornění vstupních resp. výstupních signálů pró řízení šestlpulsní soustavy.An example of a circuit according to the invention is described below and its operation is explained with the aid of the drawings, in which FIG. 1 shows the block circuit and FIG. output signals for controlling a six-pulse system.

Podle obr. 1 je výstup 12 tvarovače 1 připojen na první vstup fázového detektoru 2, jehož výstup je připojen přes regulátor 2 U& vstup generátoru £. Jeho výstup 42 je zapojen současně ná první vstup čítače 8a vstup děliče jehož první výstup 53 je zpětnovazebně zapojen na druhý vstup fázového detektoru a jehož druhý výstup 52 je zapojen na první vstup převodníku 6 napští-fáze. Převodník 6 je svým vstupem 61 připojen na.výstup V zdroje napětí Uř pro řízení fáze á výstupem 62 na první vstup paměťového obvodh χ, na jehož druhý vetu# je zpětnovazebně zapojen poslední z výstupů de' AT kodéru J*. Výstup pamětového obvodu χ je současně zapojen na druhý vétup čítače 8 a na druhý vstůp dekodéru j), zapojeného prvním vstupem na výstup čítače 8. Všechny výstupy dekodéru 2 jeou připojeny na koncové zesilovače 10.According to Fig. 1, the output 12 of the former 1 is connected to the first input of the phase detector 2, the output of which is connected via the regulator 2 & Its output 42 is connected simultaneously to the first input of the counter 8a of the divider input whose first output 53 is feedback coupled to the second input of the phase detector and whose second output 52 is connected to the first input of the voltage-phase converter 6. The converter 6 is connected via its input 61 to the output V of the voltage source U1 for phase control výstup through the output 62 to the first input of the memory circuit χ, the second sentence # of which the last of the outputs de 'AT encoder J *. The output of the memory circuit χ is simultaneously connected to the second input of the counter 8 and to the second input of the decoder j) connected by the first input to the output of the counter 8. All outputs of the decoder 2 are connected to the output amplifiers 10.

Synchronizační sítové napětí je přivedeno na vstup 11 tvarovače 1, jehož výstup 12 je zapojen na první vstup obvodů fázového závěsu, tvořeného fázovým detektorem 2, na jehož výstup je zapojen přes regulátor 2 řízený generátor £ pilotní frekvence fp fs · n · k, kde ”fs” je frekvence sítě, ”n” počet fází řízené soustavy a k*zvyšovací koeficient. Na výstup 42 generátoru £ pilotní frekvénče je zapojen dělič 2 frekvence, tvořený v příkladu provedení čítačem· K výstupuThe synchronization mains voltage is applied to the input 11 of the former 1, whose output 12 is connected to the first input of the phase locked circuits, consisting of a phase detector 2, the output of which is connected via a pilot 2 controlled pilot frequency generator fp fs · n · k. fs ”is the network frequency,” n ”the number of phases of the controlled system and k * the increase coefficient. At the output 42 of the pilot frequency generator 6 is connected a frequency divider 2, formed in the embodiment by a counter.

- 4 235 258 děliče 2 j® dělená frekvence, odpovídající frekvenci sítě, zpětnovazební smyčkou zavedena na druhý vstup fázového detektoru 2 jeho skutečná hodnota frekvence pro obvody regulátoru 2 fřekvence-fáze. Na druhý výstup 52 děliče 2 ^B frekvencí Odpovídající součinu frekvence sítěa počtu fází řízené soustavy f s ♦ η je zapojen první vstup převodníku 6 napětí - fáze· Ka výstupy čítače 8 je zapojen dekodér 2» k jehož výstupům jsou připojeny koncové zesilovače 10 s výstupy 101 až 10η zapínacích pulsů neznázoměného zařízení·4 235 258 a frequency divider, corresponding to the network frequency, by a feedback loop applied to the second input of the phase detector 2 its actual frequency value for the frequency-phase controller 2 circuits. To the second output 52 of the frequency divider 2 ^B corresponding to the product of the frequency of the grid and the number of phases of the controlled system fs ♦ η is connected the first input of the voltage converter 6 - phase. 10η switching pulses of a device (not shown) ·

Činnost zapojení podle vynálezu je dále vysvětlena s pomocí obr· 2, na němž jsou graficky znázorněny vstupní, resp, výetupní signály pro řízení šestipulsní soustavy·The operation of the circuit according to the invention is further explained with the aid of Fig. 2, in which the input or output signals for controlling a six-pulse system are shown graphically.

Synchronizační sílové napětí 011 je přiváděno do tvarovaoe 1, na jehož výstupu 12 jsou obdélníková pulsy 012 synchronní s frekvenci sítě· Tyto pulsy jsou přiváděny do fázového detektoru 2 jako zadaná hodnota frekvence pro obvody fázová regulace· Z jeho výstupu řídí regulátor 2 analogovým signálem generátor £· Pulsy 042 pilotní frekvence fp«fs,n.k, tj· fp*5O.6.k pro ěěstipulsní soustavu ae přivádějí na vstup děliče £· Z jeho prvého výstupu 53 jsou pulsy o frekvenci odpovídající zpětně frekvenci sítě fa, zpětnovazební smyčkou přiváděny na druhý vstup fázového detektoru 2 jako skutečná hodnota frekvenne pro regulátor 2* Dělená frekvence 50·6 z druhého výstupu 52 je přivedena ha vstup převodníku 6 napětí fáze, jehož vstup 61 je spojen s výstupem Vm zdroje napětí Or pro řízení fáze· Puls 062 na výstupu 62 převodníku 6 je oproti náběžná hraně obdélníkových pulsů 012 na výstupu 12 tvarovače X posunut o úhel přičemž platí «^-«f (Ur), což je převodní funkce převodníku 6. Pulsem U62na výstupu 62 se překlopí parnětový obvod £, tvořený v případě provedehí bistabilním klopným obvodem, jehož výetupní puls spustí čítač 8* Ka výstupuThe synchronization force voltage 011 is fed to the former 1, at whose output 12 the rectangular pulses 012 are synchronous with the mains frequency. These pulses are fed to the phase detector 2 as a set frequency value for the phase control circuits. The pulses 042 of the pilot frequency fp · fs, nk, ie · fp * 50.6.k for the pulse train ae, are applied to the divider input vstup. From its first output 53, pulses of the frequency corresponding to the back frequency of the network fa are fed to the phase detector input 2 as actual value frequency for controller 2 * The divided frequency 50 · 6 from the second output 52 is fed to the input of the phase voltage converter 6 whose input 61 is connected to the output Vm of the voltage source Or for phase control · Pulse 062 at output 62 The transducer 6 has a shape opposite the leading edge of the rectangular pulses 012 at the output 12 X e is shifted by an angle which applies «^ -« f (Ur), which is the transfer function of the converter output U62na sixth Pulse 62 is tilted parnětový £ circuit formed when provedehí bistable multivibrator whose pulse starts the counter výetupní 8 * Ka output

S čítače 8 vzniká šest pulsů U82 s konstantními fázovými odstupy -gám- . Současně je odblókován i dekodér 9, který zajišluje-rozdělení pulsů na výstupu 82 do jednotlivýchWith counters 8, six pulses U82 with constant phase spacing -gam- are generated. At the same time, the decoder 9 is also unlocked, which ensures the distribution of the pulses at the output 82 into individual ones

- 5 235 258 vstupů koncových zesilovačů 10, na jejichž výstupech 101 106 jsou zapínaci pulsy tyristorů neznázorněného zařízení·- 5 235 258 inputs of terminal amplifiers 10, at whose outputs 101 106 are switching pulses of thyristors not shown

Ukončení čítacího cyklu čítače 8 je zajištěno zpětným překlopením bistabilního obvodu, tvořícího paměťový obvod 2 čítače 8, impulsem z posledního výstupu dekodéru 2·The counting cycle of the counter 8 is terminated by reversing the bistable circuit constituting the memory circuit 2 of the counter 8 with a pulse from the last output of the decoder 2.

Zatímco signál na výstupu 62 převodníku 6 napětí-fáze má fázi náběžné hrany plynule nastavitelnou napětím Ur pro řízení fáze na vstupu 61, fáze pulsů na výstupech 82 čítače 8 a tedy i na výstupech 101 - 106 koncových zesilovačů 10 áe může měnit jen po krocích, určených perlocou pilotního signálu· Je proto účelné volit pilotní frekvenci co nejvysší, aby nastavitelnost výstupního napětí řízení odpovídala požadovaným tolerancím regulace· Krokování fáze výstupních pulsů vzniká tím, že mezi náběžnou hranu pulsu na výstupu 62 převodníku 6 a nejbližší náběžnou hranou pilotních pulsů na výstupu 42 generátoru £ existuje obecný fázový posun fi , který při přepočtu na časové relace £ může dosáhnout nejvýše hodnoty periody pilotního signálu·While the signal at the output 62 of the voltage-to-phase converter 6 has a rising edge phase continuously adjustable by voltage Ur to control the phase at input 61, the pulse phase at the outputs 82 of the counter 8 and hence the outputs 101-106 of the final amplifiers 10ae can change only in steps, · It is advisable to select the pilot frequency as high as possible so that the adjustable output voltage of the control corresponds to the required control tolerances. · Stepping of the output pulses is caused by the pulse rising edge at output 62 of converter 6 and the nearest rising edge of pilot pulses Generator £ there is a general phase shift fi which, when converted to time relations £, can reach the maximum value of the pilot period ·

Popsané zapojení podle vynálezu je doplněno vstupem 71 paměťového obvodu 2* kterým lze blokovat překlopení paměťového obvodu 2 Čítače 8 a tím i start čítače a celého zařízení·The described circuit according to the invention is supplemented by an input 71 of the memory circuit 2 * which can block the flipping of the memory circuit 2 of the counter 8 and hence the start of the counter and the entire device.

Claims

1 «Connection of a circuit for phase control of multiphase electrical devices, in particular for control of three-pulse or six-pulse rectifiers and thyristor switches of power devices, characterized in that the output of the phase detector (2) is connected via regulator (3) to the input of generator (4), 42) is connected simultaneously to the first input of the counter (8) and the divider stage (5), whose first output (53) is feedback coupled to the second input of the phase detector (2) and whose second output (52) is connected to the first input a voltage-phase transducer (6) connected by its input (61) to the output of the voltage control (Ur) for phase control and its output (62) to the first input of the memory circuit (7) to which the second input is feedback-coupled the outputs of the decoder (9), the output of the memory circuit (7) is simultaneously connected to the second input of the counter (8) and to the second input of the decoder (9)> connected by the first input to the output counters (8), all of the outputs of the decoder (9) being connected to coder amplifiers (10) ·

2 «Connection according to claim 1, characterized in that a sync pulse former (1) is connected to the input of the phase detector (2) ·

Connection according to Claims 1 and 2, characterized in that the memory circuit (7) is formed by a bistable flip-flop.