CS235258B1 - Zapojení obvodu pro fázové řízení víeefázových elektrických zařízení - Google Patents

Abstract

Zapojení obvodu pro fázové řízení vícefázovych elektrických zařízení, zejména pro řízený trojpulsních nebo sestipuleních usměrňovačů a tyristorových spínačů výkonových zařízení. Výstup fázového detektoru je připojen přes regulátor na vstup generátoru, jehož výstup je zapojen současně na první vstup čítače a vstup děliče, jehož první výstup je zpětnovazebně zgpojen na druhý vstup fázového detektoru a jehož druhý výstup je zapojen na první vstup převodníku napětí-fáze. Svým vstupem je převodník připojen na výstup zdroje napětí pro řízení fáze a výstupem na první vstup paměťového obvodu, na jehož druhý vstup je zpětnovazebně zapojen poslední z výstupu dekodéru. Výstup paměťového obvodu je současně zapojen na druhý vstup čítače a na druhý vstup dekodéru, zapojeného prvním vstupem na výstup čítače. Všechny výstupy dekodéru jsou připojeny na koncově zesilovače.

Description

Vynález se týká zapojení obvodu pro fázové řízení vícefázových elektrických zařízení, zejména pro řízení trojpulsních nebo šestipulsních usměrňovačů a tyristorových spínačů výkonových zařízení.

Pro řízení tyristorů výkonových zařízení tří, šest nebo i více pulsní soustavy musí být řídící výstupní jjulsy synchronní se vstupním synchronizačním napětím sítě a posuv těchto pulsů mus^ ^povídat fázovému posunu, ^jednot li vých fází, tzn. 120° el^^pro^trojpulsní a 60° elť^pr^sestipulsní zapojení výkonových obvodů, přičem fázový posun těchto pulsů musí být vzhledem k vstupnímu sílovému napětí naf avitelr ný nebo řídiifielný v různých pracovních intervalech až 210° elektrických.

Nedodržení těchto podmínek má nepříznivý vliv jak na tyristory pro fázové řízení, tak i na funkci samotných zařízení. Tyristory v uvedených zařízeních, řízené nesymetrickou soustavou pulsů jsou nerovnoměrně zatěžovány, 'ž v některých případech vyžaduje jejich dimenzování ik „sší jmenovitou hodnotu proudu, například následkem přesycování vstupního transformátoru. U usměrňovačů vede nesymetrie řídicích impulsů pro tyristory k zvýšenému zvlnění výstupního napětí_o

Obvyklé řešení obvodů fázového řízení vychází se vzájemně nezávislých větví fázového řízení pro každou fázi. Každá větev sestává například z komparátoru, převodníku napětí-fáze a koncového zesilovače a je synchronizována napětím

235 258 příslušné fáze sítě. U takto řešených obvodů je vyloučena možnost dodržení konstantního vzájemného odstupu jednotlivých pulsů» Jeho udržení v přijatelných tolerancích vyžaduje s ohledem na stabilitu a přesnost použitých součástek jejich předběžný výběr a nutnost použití nastavovacích prvků.

Jsou také známa zapojení obvodu fázového řízení ve vícefázové soustavě synchronizovaného jednou fází sííového napětí. Od tohoto napětí je získán prvý řídicí puls, od něhož jsou zpoždovací obrody odvozeny další potřebné řídicí pulsy,

I když toto řešení odstraňuje nutnost použití několika převodníků, neodstraňuje vpředu uvedenou nevýhodu vztahující se na nutný výběr součástek a nastavování zpoždovacích obvodů.

Jsou známa i zapojení k zajištění symetrické synchronní pulsní soustavy s použitím pilotní frekvence. Příkladem takového řešení je obvod sestávající z jediného převodníku napětí-fáze, na jehož výstupu jsou generovány pulsy pro synchronizaci obvodů fázového závěsu. Obvody fázového závěsu pracují v ustáleném stavu jako násobič frekvence a umožňující tak vytvoření symetrické pulsní soustavy. Jejich nevýhodou je však časová konstanta regulační smyčky obvodů z fázového závěsu, která při změnách řídicího napětí způsobuje, že k příslušná změně fázového úhlu pulsů dochází se zpožděním, které není zcela jednoznačně definovatelné. Použití tohto řešení není vhodné pro zařízení pracující v proudové nebo napěíové regulační smyčce vzhledem k přídavné časové konstantě regulátoru ve fázovém závěsu.

Výše uvedené nevýhody odstraňuje zapojení podle vynálezu, jehož podstata spočívá v tom^évýstup fázového detektoru je připojen přes regulátor na vstup generátoru, jehož výstup je zapojen současně na první vstup Čítače a vstup děliče, jehož první výstup je zpětnovazebně zapojen na druhý vstup fázového detektoru a jehož druhý výstup je zapojen aa první vstup převodníku napětí-fáze. Svým vstupem je převodník připojen

- 3 235 258 na výstup zdroje^napětí pro řízení fáze a svým výstupem na první vstup pamětového obvodu, na jehož druhý vstup je zpětnovazebně zapojen poslední z výstupů dekodéru* Výstup paměťového obvodu je současně zapojen na druhý vstup čítače a ha druhý vstup dekodéru, zapojeného prvním vstupem na výstup čítače. Všechny výstupy dekodéru jsou připojeny na koncové zesilovače.

Příklad zapojení podle vynálezu je dále popsán a jeho činnost vysvětlena s pomocí výkresů, z nichž je na obr· 1 vyznačeno blokové zapojení a na obr. 2 grafické znázornění vstupních resp. výstupních signálů pró řízení šestlpulsní soustavy.

Podle obr. 1 je výstup 12 tvarovače 1 připojen na první vstup fázového detektoru 2, jehož výstup je připojen přes regulátor 2 U& vstup generátoru £. Jeho výstup 42 je zapojen současně ná první vstup čítače 8a vstup děliče jehož první výstup 53 je zpětnovazebně zapojen na druhý vstup fázového detektoru a jehož druhý výstup 52 je zapojen na první vstup převodníku 6 napští-fáze. Převodník 6 je svým vstupem 61 připojen na.výstup V zdroje napětí Uř pro řízení fáze á výstupem 62 na první vstup paměťového obvodh χ, na jehož druhý vetu# je zpětnovazebně zapojen poslední z výstupů de' AT kodéru J*. Výstup pamětového obvodu χ je současně zapojen na druhý vétup čítače 8 a na druhý vstůp dekodéru j), zapojeného prvním vstupem na výstup čítače 8. Všechny výstupy dekodéru 2 jeou připojeny na koncové zesilovače 10.

Synchronizační sítové napětí je přivedeno na vstup 11 tvarovače 1, jehož výstup 12 je zapojen na první vstup obvodů fázového závěsu, tvořeného fázovým detektorem 2, na jehož výstup je zapojen přes regulátor 2 řízený generátor £ pilotní frekvence fp fs · n · k, kde ”fs” je frekvence sítě, ”n” počet fází řízené soustavy a k*zvyšovací koeficient. Na výstup 42 generátoru £ pilotní frekvénče je zapojen dělič 2 frekvence, tvořený v příkladu provedení čítačem· K výstupu

- 4 235 258 děliče 2 j® dělená frekvence, odpovídající frekvenci sítě, zpětnovazební smyčkou zavedena na druhý vstup fázového detektoru 2 jeho skutečná hodnota frekvence pro obvody regulátoru 2 fřekvence-fáze. Na druhý výstup 52 děliče 2 ^B frekvencí Odpovídající součinu frekvence sítěa počtu fází řízené soustavy f s ♦ η je zapojen první vstup převodníku 6 napětí - fáze· Ka výstupy čítače 8 je zapojen dekodér 2» k jehož výstupům jsou připojeny koncové zesilovače 10 s výstupy 101 až 10η zapínacích pulsů neznázoměného zařízení·

Činnost zapojení podle vynálezu je dále vysvětlena s pomocí obr· 2, na němž jsou graficky znázorněny vstupní, resp, výetupní signály pro řízení šestipulsní soustavy·

Synchronizační sílové napětí 011 je přiváděno do tvarovaoe 1, na jehož výstupu 12 jsou obdélníková pulsy 012 synchronní s frekvenci sítě· Tyto pulsy jsou přiváděny do fázového detektoru 2 jako zadaná hodnota frekvence pro obvody fázová regulace· Z jeho výstupu řídí regulátor 2 analogovým signálem generátor £· Pulsy 042 pilotní frekvence fp«fs,n.k, tj· fp*5O.6.k pro ěěstipulsní soustavu ae přivádějí na vstup děliče £· Z jeho prvého výstupu 53 jsou pulsy o frekvenci odpovídající zpětně frekvenci sítě fa, zpětnovazební smyčkou přiváděny na druhý vstup fázového detektoru 2 jako skutečná hodnota frekvenne pro regulátor 2* Dělená frekvence 50·6 z druhého výstupu 52 je přivedena ha vstup převodníku 6 napětí fáze, jehož vstup 61 je spojen s výstupem Vm zdroje napětí Or pro řízení fáze· Puls 062 na výstupu 62 převodníku 6 je oproti náběžná hraně obdélníkových pulsů 012 na výstupu 12 tvarovače X posunut o úhel přičemž platí «^-«f (Ur), což je převodní funkce převodníku 6. Pulsem U62na výstupu 62 se překlopí parnětový obvod £, tvořený v případě provedehí bistabilním klopným obvodem, jehož výetupní puls spustí čítač 8* Ka výstupu

S čítače 8 vzniká šest pulsů U82 s konstantními fázovými odstupy -gám- . Současně je odblókován i dekodér 9, který zajišluje-rozdělení pulsů na výstupu 82 do jednotlivých

- 5 235 258 vstupů koncových zesilovačů 10, na jejichž výstupech 101 106 jsou zapínaci pulsy tyristorů neznázorněného zařízení·

Ukončení čítacího cyklu čítače 8 je zajištěno zpětným překlopením bistabilního obvodu, tvořícího paměťový obvod 2 čítače 8, impulsem z posledního výstupu dekodéru 2·

Zatímco signál na výstupu 62 převodníku 6 napětí-fáze má fázi náběžné hrany plynule nastavitelnou napětím Ur pro řízení fáze na vstupu 61, fáze pulsů na výstupech 82 čítače 8 a tedy i na výstupech 101 - 106 koncových zesilovačů 10 áe může měnit jen po krocích, určených perlocou pilotního signálu· Je proto účelné volit pilotní frekvenci co nejvysší, aby nastavitelnost výstupního napětí řízení odpovídala požadovaným tolerancím regulace· Krokování fáze výstupních pulsů vzniká tím, že mezi náběžnou hranu pulsu na výstupu 62 převodníku 6 a nejbližší náběžnou hranou pilotních pulsů na výstupu 42 generátoru £ existuje obecný fázový posun fi , který při přepočtu na časové relace £ může dosáhnout nejvýše hodnoty periody pilotního signálu·

Popsané zapojení podle vynálezu je doplněno vstupem 71 paměťového obvodu 2* kterým lze blokovat překlopení paměťového obvodu 2 Čítače 8 a tím i start čítače a celého zařízení·

Claims (3)

1« Zapojení obvodu pro fázové řízení vícefázových elektrických zařízení, zejména pro řízení trojpuleních nebo šestipulsních usměrňovačů a tyristorových spínačů výkonových zařízeni vyznačená tím, že výstup fázového detektoru (2) je připojen přes regulátor (3) na vstup generátoru (4), jehož výstup (42) je zapojen současně na první vstup čítače (8) a^stup děliče (5), jehož první výstup (53) je zpětnovazebně zapojen ha druhý vstup fázového'detektoru (2) a jehož druhý výstup (52) je zapojen na první vstup převodníku (6) napětí-fáze, připojeného svým vstupem (61) na výstup Zdroje napětí (Ur) pro řízení fáze a svým Výstupem (62) na první vstup'paměťového obvodu (7), na jehož druhý Vstup je zpětnovazebně zapojen poslední'Z výstupů dekodéru (9), výstup paměťového obvodu (7) je současně zapojen na dřuhý vstup ěítaČe (8) a na druhý vstup dekodéru (9)> zapojeného prvním vstupeih na výstup čítače (8), přičemž všechny výstupy dekodéru (9) jsou připojeny na kóhcové zesilovače (10)·

2« Zapojení podle bodu 1, vyznačené tím, že na vstup fázového detektoru (2) je zapojen tvarovač (1) synchronizačních pulsů·

3· Zapojení podle bodů 1 a 2 vyznačené tím, že paměťový obvod (7) je tvořen bistabilním klopným ,bvodem.