CS233797B1 - Zapojeni pro vytvoření synchronizačních impulsů vícehladinového zdroje - Google Patents

Abstract

Vynález se týká-realizace vícehladinového napájecího zdroj; s impulsní regulací. Zapojení umožňuje vytvořit vhodné synchronizační Impulsy pro buzení regulačních tyristorů vedlejších hladin vícehladinového zdroje, u kterého je k stabilizaci hlavní hladiny použito integrovaného obvodu B26QD. / Synchronizační impulsy jsou vytvořeny s předstihem pjoti výkonovým impulsům měniče, což umožňuje eliminovat dobu zapnutí regulačních tyristorů vedlejších sekcí. Zapojení je možno použít při realizaci vícehladinového napájecího zdroje, kde umožňuje snížit proudové i napěťové namáhání prvků mgniče.

Description

Vynález ze týká zapojení pro vytvoření synchronizačních Impulsů vícehladinováho napájecího zdroje s impulsní regulací, u kterého je k regulaci hlavní hladiny použito speciálního řídicího integrovaného obvodu typu B260D.

Při realizaci vícehladinováho zdroje se společným měničem je možno použít k regulaci vedlejších napěťových hladin tyristorů. Tyristory mají poměrně dlouhou dobu zapnutí. Tuto dobu je možno eliminovat při přivedení budicího impulsu v předstihu oproti výkonovým impulsům měniče. Je-li zpětnovazební obvod hlavní hladiny zdroje realizován pomocí integrovaného obvodu B260D nejsou věak vhodné synchronizační impulsy v předstihu k dispozici.

Tento problém řeší zapojení pro vytvoření synchronizačních impulsů vícehladinováho zdroje podle vynálezu, v němž budicí výstup integrovaného obvodu je spojen se vstupem budicího obvodu hlavní hládiny, kde výstup astabllního multivibrátoru je spojen se synchronizačním vstupem Integrovaného obvodu, jehož podstatou je, že výstup astabllního multivibrátoru je dále spojen se vstupem zpožďovacího obvodu, jehož výstup je spojen a druhým vstupem hradla NAND, jehož první vstup je spojen s budicím výstupem integrovaného obvodu, přiSemž výstup t hradla NAND je spojen se vstupem regulačního obvodu vedlejěí hladiny.

Zapojení podle vynálezu vytváří impulsy vhodné pro synchronizaci vedlejších hladin vícehladinováho zdroje a dostatečným předstihem oproti výkonovým impulsům hlavní hladiny.

To prakticky eliminuje dobu zapnutí regulačních tyristorů vedlejších hladin, což umožňuje snížit proudové 1 napěťové namáhání prvků měniče.

Princip vynálezu bude popsán pomocí obr. 1 a obr. 2. Na obr. 1 je blokové schéma zapojení podle vynálezu a na obr. 2 příslušné impulsní průběhy.

Na obr. 1 je příklad zapojení pro vytvoření synchronizačních impulsů vícehladinováho zdroje a jednou hlavní a jednou vedlejší hladinou, kde budicí výstup 115 integrovaného obvodu l je spojen se vstupem 51 budicího obvodu £ hlavní hladiny. Výstup 21 astabllního multivibrátoru £ je spojen se synchronizačním vstupem 109 integrovaného obvodu χ a se vstupem JX zpožďovacího obvodu J. Jeho výstup 32 je spojen s druhým vstupem £2 hradla £

NAND, jehož první vstup £χ je spojen s budicím výstupem i 15 integrovaného obvodu χ. Výstup £2 hradla £ NAND je spojen se vstupem £l regulačního obvodu £ vedlejší hladiny·

Budicí obvod £ hlavní hladiny vytváří budicí impulsy pro spínací prvek měniče vícehladinového zdroje. Regulační obvod £ vedlejší hladiny provádí dodatečnou regulaci tyristorem spínaným synchronně s činností měniče.

Integrovaný obvod X je obvod typu B260D, který obsahuje základní obvody pro řízení a ochranu zdrojů elektrického napájení a impulsní regulací. Jeho pracovní frekvence je určena astabilním multivibrátorem £ přes synchronizační vstup 10?. Sestupná hrana z astabllního ;

multivibrátoru j£ projde bez zpoždění zpožďovacím obvodem 2· Úroveň logické nuly na druhém vstupu £2 hradla £ NAND nastaví jeho výstup £1 do úrovně logické jedničky. Tím je regulačnímu obvodu £ vedlejší hladiny umožněno, aby zahájil buzeni regulačního tyristojní.

V okamžiku přechodu výstupu 21 astabllního multivibrátoru 2 do úrovně logické jedničky se s určitým zpožděním, daným vnitřní stxmkturou integrovaného obvodu χ, začne generovat regulační impuls hlavní hladiny na budicím výstupu 115 integrovaného obvodu X· Regulační .impuls odpovídá úrovni logické nuly. Zpožďovací obvod 2 zpozdí náběžnou hranu astabllního multlvibrátoni 2 do doby, kdy je již s dostatečným přesahem úroveň logické nuly ne pxnmím vstupu £1 hradla £ NAND. Kladný synchronizační impuls na výstupu £2 hradla £ NAND pokračuje tedy až do ukončení regulačního impulsu hlavní hladiny na budicím výstupu 115 integrovaného obvodu 1. Potom přejde i první vstup 41 hradla £ NAND do úrovně logické i jedničky a jeho výstup 43 do úrovně logické nuly.

činnost celého zapojení je rovněž patrná z impulsních průběhů na obr. 2, kde jsou vyznačeny průběhy -v označených bodech zapojení podle obr. i. Synchronizační impulsy vzniklé na výstupu 43 hradla A NAND lze použít pro ovládání libovolného počtu vedlejších hladin vícehladinového zdroje.

Zapojení podle vynálezu je vhodné pro realizaci vícehladinového napájecího zdroje a impulsní regulací, kde je pro řízení hlavni hladiny použito obvodu B260D a ve vedlejších hladinách se k regulaci používá tyristorů.

Claims (1)

1. Zapojení pro vytvoření synchronizačních impulsů vlcehladinového zdroje, v němž budicí výstup integrovaného obvodu je spojen se vstupem budicího obvodu hlavní hladiny, kde výstup astabilního multivibrétoru je spojen se synchronizačním vstupem integrovaného obvodu, vyznačené tím, že výstup (21) astabilního multivibrétoru (2) je dále spojen se vstupem (31) zpožďovacího obvodu (3), jehož výstup (32) je spojen s druhým vstupem (42) hradla (4) NAND, jehož první vstup (41) je spojen s budicím výstupem (115) integrovaného obvodu (i), přičemž výstup (43) hradla (4) NAND je spojen se vstupem (6i) regulačního obvodu (6) vedlejší hladiny.