CS232099B1 - Zapojení obrazového číslicově-analogového převodníku - Google Patents

Zapojení obrazového číslicově-analogového převodníku Download PDF

Info

Publication number
CS232099B1
CS232099B1 CS833129A CS312983A CS232099B1 CS 232099 B1 CS232099 B1 CS 232099B1 CS 833129 A CS833129 A CS 833129A CS 312983 A CS312983 A CS 312983A CS 232099 B1 CS232099 B1 CS 232099B1
Authority
CS
Czechoslovakia
Prior art keywords
input
group
output
inputs
converter
Prior art date
Application number
CS833129A
Other languages
English (en)
Other versions
CS312983A1 (en
Inventor
Drahomir Hrdlicka
Original Assignee
Drahomir Hrdlicka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Drahomir Hrdlicka filed Critical Drahomir Hrdlicka
Priority to CS833129A priority Critical patent/CS232099B1/cs
Publication of CS312983A1 publication Critical patent/CS312983A1/cs
Publication of CS232099B1 publication Critical patent/CS232099B1/cs

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

Cílem vynálezu je realizovat z běžně dostupných součástek zapojení obrazového číslicově-analogového převodníku s novými funkčními vlastnostmi, jež umožňuje stavebnicové rozšiřování šířky sběrnice pro obrazovou informaci vstupu podle potřeby projektu á je obvodově jednoduché a cenově nenáročné. Uvedeného cíle se dosáhne novým zapojením se spínačem zatemnění, v němž skupina datových vstupů vyrovnávací paměti tvoří současně skupinu vstupů zapojení. Řídicí vstup vyrovnávací paměti tvoří současně první vstup zapojení, skupina výstupů vyrovnávací paměti je připojena na skupinu ovládacích vstupů ovládacího obvodu spínačů úrovně jasu. Výstupy spínačů úrovně jasu jsou připojeny na nulový potenciál, kdežto jejich vstupy, jimž je do série zapojeno po jednom odporu, případně dále po jedné oddělovací diodě, do uzlu. Výstup zdroje proudu, ovládaného spínačem zatemnění, je připojen jednak do uzlu, jednak na vstup impedančního převodníku, jehož výstup je upraven pro připojení na vstup zobrazovací jednotky, případně přes napětově-proudový převodník. Zapojení podle vynálezu lze použít ve všech oblastech techniky, kde se užívá digitalizace obrazové informace, zejména v oblasti výpočetní a televizní techniky.

Description

Zapojení obrazového číslicově-analogového převodníku
Cílem vynálezu je realizovat z běžně dostupných součástek zapojení obrazového číslicově-analogového převodníku s novými funkčními vlastnostmi, jež umožňuje stavebnicové rozšiřování šířky sběrnice pro obrazovou informaci vstupu podle potřeby projektu á je obvodově jednoduché a cenově nenáročné. Uvedeného cíle se dosáhne novým zapojením se spínačem zatemnění, v němž skupina datových vstupů vyrovnávací paměti tvoří současně skupinu vstupů zapojení. Řídicí vstup vyrovnávací paměti tvoří současně první vstup zapojení, skupina výstupů vyrovnávací paměti je připojena na skupinu ovládacích vstupů ovládacího obvodu spínačů úrovně jasu. Výstupy spínačů úrovně jasu jsou připojeny na nulový potenciál, kdežto jejich vstupy, jimž je do série zapojeno po jednom odporu, případně dále po jedné oddělovací diodě, do uzlu. Výstup zdroje proudu, ovládaného spínačem zatemnění, je připojen jednak do uzlu, jednak na vstup impedančního převodníku, jehož výstup je upraven pro připojení na vstup zobrazovací jednotky, případně přes napětově-proudový převodník. Zapojení podle vynálezu lze použít ve všech oblastech techniky, kde se užívá digitalizace obrazové informace, zejména v oblasti výpočetní a televizní techniky.
232 099
Vynélez se týká zapojení obrazového číslieově-analogového převodníku, zejména pro programové řízení modulace jasu obra zovky.
V oblasti výpočetní techniky se často užívá jako výstupního členu pro styk člověka se strojem obrazovka, na které je možno zobrazit abecedně-číslicová data. Š rozvojem terminálů, vybavených možností zobrazování grafických obrazců na stínítku obrazovky, vznikla i potřeba zobrazovat jasový výstup na stínítku obrazovky ve více úrovních mezi černou a bílou barvou,
CoŽ znamená stupnici odstínů šedé barvy pro černobílé zobrazení. Obdobně pro zobrazování grafických obrazců na stínítku barevné obrazovky je* třeba generovat více úrovní modulace jasu tří základních barev, aby se dosáhlo zobrazení podrobnější barevné stupnice, než poskytuje kombinace základních barev.
Při zobrazování grafických obrazců na stínítku obrazovky je plocha obrazovky rozdělena podle požadované přesnosti na elementární plošky, jejichž počet se pohybuje v rozmezí 2.10 až 10^. Z toho vyplývá, že pro stabilní vjem obrazu lidským okem je doba aktivní činnosti elementární plošky řádově desítky nanosekund, přičemž je nutné předpokládat, že dvě sousední elementární plošky se mohou lišit maximálním rozdílem jasu mezi černou a bílou barvou.
Obrazová informace je zpravidla zakódována ve tvaru několikabitového slova, přičemž počet bitů určuje zároveň i úměrný počet jasových úrovní. Na příklad pro obrazovou informaci zakódovanou na třech bitech je možno dosáhnout osm úrovní jasu, pro obrazovou informaci zakódovanou na čtyřech bitech šestnácti úrovní jasu a tak dále.
Běžně užívané číslicově-analogové převodníky ve výpočetní, měřicí a řídicí technice pro použití v obrazových převodnících nevyhovují uvedenému požadavku vzhledem k tomu, že doba jejich ij
232 099 ustálení se pohybuje v rozsahu 200 až 100 ns, což je doba několikanásobně delší,než je požadována u obrazových číslicově-analogových převodníků. Jsou dále známé obrazové číslicově-analogové převodníky ve tvaru integrovaných obvodů. Tyto obvody jsou svou strukturou značně složité, což se projevuje na jejich vysoké ceně. Protože tyto obvody jsou značně specializované pro úzký obor užití, nelze je vyrábět ve velkých sépiích, což opět nepříznivě ovlivňuje jejich cenu. Další nevýhodou je, že tyto obvody nelze stavebnicově řadit podle požadovaných počtů bitů obrazové informace.
Uvedené nevýhody odstraňuje zapojení obrazového číslicově -analogového převodníku podle vynálezu, jehož podstatou je, že skupina datových vstupů vyrovnávací paměti tvoří současně skupinu vstupů zapojení, řídicí vstup vyrovnávací paměti tvoří současně první vstup zapojení, skupina výstupů vyrovnávací paměti je připojena na skupinu ovládacích vstupů ovládacího obvodu spínačů úrovně jasu, výstupy spínačů úrovně jasu jsou připojeny na i nulový potenciál, kdežto jejich vstupy, jimž je do sórie zapojeno po jednom odporu, případně dále po jedné oddělovací diodě, do uzlu, výstup zdroje proudu, ovládaného spínačem zatemnění, je připojen jednak do uzlu, jednak na vstup impedančního převodníku, jehož výstup je upraven pro připojení na vstup zobrazovací jednotky, případně přes napěíově-proudový převodník. Mezi vyrovnávací pamětí a ovládací obvod je zařazen převodník kódu. Výstup zdroje proudu je připojen k zatemňovacímu vstupu spínače zatemnění, jehož ovládací vstup tvoří současně druhý vstup zapojení a jehož výstup je připojen na potenciál zabezpečující zatemnění zobrazovací jednotky. Napělově-proudový převodník je tvořen videózesilovačem.
Výhodou zapojení obrazového číslicově-analogového převodníku podle vynálezu je skutečnost, že jej lze realizovat z běžně dostupných součástek bez nároků na jejich specializaci, přičemž vznikne zapojení s novými funkčními vlastnostmi. Umožňuje stavebnicové rozšiřování šířky sběrnice pro obrazovou informaci vstupu podle potřeby projektu, je obvodově jednoduché a cenově nenáročné.
Příklad zapojení obrazového číslicově-analogového převodníku podle vynálezu je znázorněn v blokovém sfehématu na připojeném výkrese.
Skupina datových vstupů 71 vyrovnávací paměti 70 pro obra232 099 zová data tvoří současně skupinu vstupů 91 zapojení pro připojení na neznázorněný obvod sériového výstupu obrazových dat. Řídicí vstup 72 vyrovnávací, paměti 70 tyoří současně první vstup 92 zapojení pro připojení na neznázorněný časový zdroj. Skupina výstupů 71 vyrovnávací paměti 70 je připojena na skupinu vstupů 61 převodníku kódu 60, jehož skupina výstupů 62 je připojena na skupinu ovládacích vstupů 59 ovládacího obvodu 50 spínačů 51 až 58 úrovně jasu. Výstup 22 zdroje 20 proudu je připojen jednak na zatemňovací vstup 12 spínače 10 zatemnění, jednak na vstup 31 impedančního převodníku 30, jednak do uzlu 94. Výstupy spínačů 51 až 58 úrovně jasu jsou připojeny na nulový potenciál, kdežto jejich vstupy, jimž je do serie zapojeno po jednom odporu 501 až 508, do uzlu 94· Ovládací vstup 11 spínače 10 zatemnění tvoří současně druhý vstup 93 zapojení pro připojení na neznázorněný ovládači obvod zatemnění. Výstup 13. spínače 10 zatemnění je připojen ná nulový potenciál, jako potenciál zabezpečující zatemnění obrazovky 80. Výstup 32 impedančního převodníku 30 je připojen na vstup 41 videozesilovače 40, jehož výstup 42 je připojen na vstup 81 obrazovky 80, jako zobrazovací jednotky.
Spínač 10 zatemnění lze zapojit také' tak, aby přerušoval proud, tekoucí z výstupu 22. V konkrétním zapojení je použito obrazové informace zakódované na třech bitech. Je proto použito tří vstupů ve skupině datových vstupů 71, tří vstupů ve skupimě vstupů 61 a osmi ovládacích vstupů ve skupině ovládacích vstupů 59. jakož i osmi spínačů 51 až 58 úrovně jasu. Pokud by se nepoužilo převodníku kódu 60, pak by se na skupinu datových vstupů 71 muselo přivádět tolik signálů, kolik úrovní jasu by se požadovalo. V uvedeném zapojení je použito spínačů 51 až 58 úrovně jasu ve formě obvodů s otevřeným kolektorem. Pokud by se použilo jiných obvodů, pak by bylo nutné zařadit do serie s odpory 501 až 508 oddělovací diody. Místo videozesilovače 40 lze použít i jiného napětově-proudového převodníku. Videozesilovač 40 může odpadnout, použije-li se spínačů 51 až 58 úrovně jasu, jež umožní rozkmit napětí v uzlu 94 takový, že stačí k ovládání obrazovky 80.
V době, kdy je požadováno zatemnění obrazovky 80, na příklad v době zpětného běhu řádku rastru, v době zpětného běhu snímku nebo v době dané příkazem programové činnosti zařízení, je spínač 10 zatemnění zapnut, spínače 51 až 58 rozepnuty a proud teče ze zdroje 20 proudu do spínače 10. zatemnění a z jeho výstu232 099 tf pu 13 na nulový potenciál. Signálem, přivedeným na řídicí vstup 72 vyrovnávací paměti 70jSe zahájí převzetí obrazových dat do vyrovnávací paměti 70. Tento signál ve tvaru impulsu mé rychlý časový průběh, odpovídající časovému trvání modulačního jasového signálu pro elementární plošku obrazovky 80. Na skupině datových vstupů 71 vyrovnávací paměti 70 se obrazové data časově srovnají, nebot tato mohou přicházet s různým časovým zpožděním, daným předchozími obvody. Rychlý převodník kódu 60 dekóduje vstupní data, přicházející na skupinu vstupů 61 a určí jeden z osmi výstupů ze skupiny výstupů 62 převodníku kódu 60, který bude v. aktivním stavu. Tento aktivní stav výstupu se přivádí jako budicí signál pro jeden ze spínačů 51 až 58 úrovně jasu. Vybuzený spínač zapne, čímž se připojí odpovídající sériový odpor. Z výstupu 22 zdroje 20 proudu teče proud přes sériový odpor a zapnutý spínač. Okamžitá hodnota napětí na vybraném odporu se přivádí na vstup 31 impedančního převodníku 30 a přes videozesilovač 40 na obrazovku 80. Napětová úroveň na výstupu videozesilovače 40 určuje okamžitou hodnotu jasové úrovně na stínítku obrazovky 80. Úroveň jasu obrazovky 80 je v periodických časových úsecích generována na výstupu obrazového číslicově-analogového převodníku, přičemž v souladu s naznačeným zapojením může nabývat osmi úrovní mezi černou a bílou barvou. K tomu· jsou hodnoty odporů 501 až 508 odstupňovány tak, že korigují činitele gama obrazovky 80.
Obdobné zapojení obrazového číslicově-analogového převodníku lze použít pro zobrazování na stínítku barevné obrazovky, kdy pro každou základní barevnou složku je nutné použít samostatné zapojení obrazového číslicově-analogového převodníku, to znamená, že počet použitých obvodů se ztrojnásobí.
Zapojení podle vynálezu lze použít ve všech oblastech techniky, kde se užívá digitalizace obrazové informace, zejména v oblasti výpočetní a televizní techniky.
232 099
PŘEDMĚT VYNÁLEZU

Claims (4)

1. Zapojení obrazového číslicově-analogového převodníku se spínačem zatemnění, vyznačené tím, že skupina datových vstupů (71) vyrovnávací paměti (70) tvoří současně skupinu vstupů (91) zapojení, řídicí vstup (72) vyrovnávací paměti (70) tvoří současně první vstup (92) zapojení, skupina výstupů (71) vyrovnávací paměti (70) je připojena na skupinu ovládacích vstupů (59) ovládačího obvodu (50) spínačů (51 až 58) úrovně jasu, výstupy spínačů (51 až 58) úrovně jasu jsou připojeny na nulový potenciál, kdežto jejich vstupy, jimž je do serie zapojeno po jednom odporu (-501 až 508), případně dále po jedné oddělovací diodě, do uzlu (94), výstup (22) zdroje (20) proudu, ovládaného spínačem (10) zatemnění, je připojen jednak do uzlu (94), jednak na vstup (31) impedančního převodníku (30), jehož výstup (32) je upraven pro připojení na vstup zobrazovací jednotky, případně přes napěíově-proudový převodník.
2. Zapojení podle bodu lyvyznačené tím, že mezi vyrovnávací paměí (70) a ovládací obvod (50) je zařazen převodník kódu (60).
3. Zapojení podle bodu 1 nebo 2/vyznačené tím, že výstup (22) zdroje (20) proudu je připojen k zatemňovacímu vstupu (12) spínače (10) zatemnění, jehož ovládací vstup (11) tvoří současně druhý vstup (93) zapojení a jehož výstup (13) je připojen na potenciál zabezpečující zatemnění zobrazovací jednotky.
4. Zapojení podle bodů 1, 2 nebo 3jvyzpačené tím, že napělově -proudový převodník je tvořen videozesilovaČem (40).
1 výkres
232 099
CS833129A 1983-05-04 1983-05-04 Zapojení obrazového číslicově-analogového převodníku CS232099B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS833129A CS232099B1 (cs) 1983-05-04 1983-05-04 Zapojení obrazového číslicově-analogového převodníku

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS833129A CS232099B1 (cs) 1983-05-04 1983-05-04 Zapojení obrazového číslicově-analogového převodníku

Publications (2)

Publication Number Publication Date
CS312983A1 CS312983A1 (en) 1984-05-14
CS232099B1 true CS232099B1 (cs) 1985-01-16

Family

ID=5370443

Family Applications (1)

Application Number Title Priority Date Filing Date
CS833129A CS232099B1 (cs) 1983-05-04 1983-05-04 Zapojení obrazového číslicově-analogového převodníku

Country Status (1)

Country Link
CS (1) CS232099B1 (cs)

Also Published As

Publication number Publication date
CS312983A1 (en) 1984-05-14

Similar Documents

Publication Publication Date Title
KR900000830A (ko) 매트릭스 스크리인의 표시 그레이 레벨을 제어하기 위한 방법과 장치
CN1551075B (zh) 显示板的电流驱动电路和设备
US3976991A (en) Brightness control and compensation circuitry for cathode ray tube displays
US6674413B2 (en) Display control apparatus
GB2098837A (en) Optimized memory for display device
KR890003470B1 (ko) 디지탈 제어기
US5638090A (en) Window-dependent brightness/tint control for video digital-to-analog converters
JPH1093436A (ja) デジタル・アナログ変換回路
EP1018026B1 (en) Load circuit for integrated circuit tester
JPS6267474A (ja) 半導体試験装置
CS232099B1 (cs) Zapojení obrazového číslicově-analogového převodníku
KR19980070696A (ko) 계조제어형 엘이디 표시기 및 그 제어방법
US5241264A (en) IC test apparatus
US6850246B2 (en) Screen display unit capable of displaying greater number of colors on the same screen
KR880004687A (ko) 디지탈 칼라 신호용 칼라 인터페이스 회로
JPS5911852B2 (ja) シフトレジスタを使用した露光情報量子化回路
US20070013632A1 (en) Circuit for driving display panel with transition control
US5047970A (en) Apparatus for displaying simulation result
EP0582622A1 (en) Adaptive graticule in a raster displayed waveform monitor
JPS6210727A (ja) デイスプレイ制御方式
JPH03160492A (ja) 表示装置
KR960002146Y1 (ko) 전압연속 출력회로
US5097438A (en) Dynamic electric signal output circuit
JP2737154B2 (ja) 画像拡大表示回路
KR950000354Y1 (ko) 입력신호의 이득 선택회로