CS232065B1 - Zapojení obvodu pře detekci záznamu dvojí frekvence a modifikované dvojí frekvence - Google Patents
Zapojení obvodu pře detekci záznamu dvojí frekvence a modifikované dvojí frekvence Download PDFInfo
- Publication number
- CS232065B1 CS232065B1 CS83499A CS49983A CS232065B1 CS 232065 B1 CS232065 B1 CS 232065B1 CS 83499 A CS83499 A CS 83499A CS 49983 A CS49983 A CS 49983A CS 232065 B1 CS232065 B1 CS 232065B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- whose
- circuit
- data
- Prior art date
Links
- 238000001514 detection method Methods 0.000 title claims description 7
- 230000015654 memory Effects 0.000 claims abstract description 16
- 238000011156 evaluation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 241000736839 Chara Species 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 description 6
- 230000003213 activating effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Vynález se týká oboru počítačových
pamětí na magnetických médiích. Zapojení
řeší zasynchronizováni «nimaného údaje
z pamětí, fiešer.í ne dosahuje tím, že se
analogové vyhodnocení fáze* nahradí obvody
číslicové techniky. Možnost použití
pouze v uvedeném oberu. Daný vynález je
nejlépe chara (terizován jediným bodem
předmětu, ktorému odpovídá obrázek 1.
Description
Vynález se týká zapojení obvodu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence rozeznávající hodinové záznamy od záznamu dat u magnetozáznamů.
V současné době se využívá detekčních obvodů fázových závěsů na bázi analogového vyhodnocování fáze. Tento způsob vyhodnocení pomocí analogových fázových závěsů má nevýhody nutnosti nastavování oscilátoru, dále pak i horší diagnostikovatelnost a nemožnost testování obvodů číslicovými testery.
Tyto nedostatky odstraňuje zapojení obvodu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence, využívající pouze logických číslicových obvodů.
Podstata obvodu podle vynálezu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence, využívající klopných obvodů, pamětí, generátoru, posuvného registru, nastavitelného čítače a pevné paměti spočívá v tom, že vstup obvodu, čtený údaj je propojen na první vstup synchronizačního klopného obvodu, jehož výstup je spojen se sériovým vstupem posuvného registru, jehož hodinový vstup je spojen s výstupem generátoru, na jehož vstup je propojen vstupní signál obvodu zdvojená hustota, přičemž výstup posuvného registru je spojen na druhý vstup synchronizačního klopného obvodu a je ještě spojen na první vstup logiky hodin a ještě spojen na první vstup logiky dat a dále je spojen na vstup paměti uvolnění, jejíž negovaný výstup je spojen se vstupem posuvného registru a jejíž přímý výstup je spojen na zápisový vstup nastavitelného čítače, jehož vstup posuvných pulsů je ještě spojen na výstup generátoru a výstup nastavitelného čítače je spojen na vstup pevné paměti, jejíž výstup je spojen se vstupem nastavitelného čítače, další jeho vý232 065
-7/“ stup je spojen na hodinový vstup klopného obvodu okénka dat, jehož negovaný výstup je spojen jednak na vlastní vstup, tak na druhý vstup logiky dat a druhý vstup logiky hodin, jehož výstup je výstupem zapojení buzení hodin a výstupem zapojení buzení dat je výstup logiky dat.
Využitím tohoto zapojení pro synchronizaci záznamu dvojí frekvence a modifikované dvojí frekvence na magnetických mediích jako u pružných disků, kazetových disků a magnetopáskových pamětí odpadne nastavování a přelaďování frekvence oscilátorua
Hlavní výhody zapojení obvodu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence podle tohoto vynálezu spočívají v tom, že se zapojení automaticky synchronizuje na vstupní frekvenci v širokém frekvenčním rozsahu· Další výhodou je využívání pouze obvodů číslicové logiky, což přináší výhody jednoduché testovatelnosti na diagnostických zařízeních pro TTL logiku® Významnou výhodou je, že toto zapojení nemá žádný oscilátor a tak odpadá nutnost nastavování frekvence oscilátorů.
Na obrázku je zapojení obvodu pro detekci záznamu dvojí frekvence a modifikované dvojí frekvence, kde čtený údaj V je zapojen na prvý vstup 11 synchronizačního klopného obvodu 1, jehož výstup 12 je spojen se sériovým vstupem 21 posuvného registru 2. Hodinový vstup 22 tohoto posuvného registru 2 je spojen s výstupem 31 generátoru 3, na jehož vstup 32 je propojen vstupní signál obvodu zdvojené hustoty D, přičemž výstup 23 posuvného registru 2 je spojen jednak na druhý vstup 13 synchronizačního klopného obvodu 1, dále na první vstup 41 logiky hodin 4 a na první vstup 51 logiky dat !5 a dále na vstup 61 paměti 6 uvolnění. Negovaný výstup 62 pamětí 6 uvolnění je spojen s dalším vstupem 24 posuvného registru 2 a přímý výstup 63 paměti 6 uvolnění je spojen na zápisový vstup 71 nastavitel něho čítače 7_· Vstup 72 posuvných pulsů nastavitelného čítače 7 je spojen na výstup 31 generátoru <3 a výstup 73 nastavitelného čítače 7 je spojen se vstupem 81 pevné paměti 8, jejíž výstup 82 je spojen se vstupem 74 nastavitelného čítače 7. Výstup 75 nastavitelného čítače 7 je spojen na hodinový vstup 91
232 065 klopného obvodu 9 okénka dat, jehož negovaný výstup 92 je spojen jak s vlastním vstupem 93 obvodu, tak i se druhým vstupem 52 logiky dat 5. Přímý výstup 94 klopného obvodu 9 okénka dat je spojen se druhým vstupem 42 logiky hodin 4, jehož výstup 43 j© výstupem BH zapojení buzení hodin a výstupem BD zapojení buzení dat je výstup 53 logiky dat 5.
Využitím obvodu podle tohoto zapojení snižuje výrobní náklady vynaložené na diagnostiku a oživování těchto obvodů a dále i zvýší spolehlivost fázových závěsů.
Činnost zapojení obvodu pro detekci záznamu dvojí frekven ce a modifikované dvojí frekvence spočívá v tom, že čtený údaj V z magnetického me^lia je zachycován synchronizačním klopným obvodem 1, jehož první výstup 12 je přiveden na sériový vstup 21 posuvného registru 2 prodlužující zachycený čtený údaj na konstantní šířku pomocí paměti 6 uvolnění. Zároveň je i spouštěn obvod závěsu sestávající z nastavitelného čítače 7 a pevné paměti 8, které vyhledávají a tím synchronizují prostředky čtených pulsů.
Tímto zasynchronizováním na snímanou frekvenci se pak již klopným obvodem 9 okénkování dat rozliší hodinové pulsy od datových pulsů. Výstup klopného obvodu přes logické obvody 4, 5 hodin a dat jsou jíž výstupem BH zapojení buzení hodin a výstupem BD buzení dat.
Změnou vstupního signálu zdvojené hustoty se změní frekvence krystalového generátoru 2» čímž se umožní detekce záznamu zdvojené hustoty záznamu na magnetickém mediu.
Claims (1)
- Zapojení obvodu pro detekci záznamu dvojí frekvence í modifikované dvojí frekvence využívající klopných obvodů, pamětí, generátoru, posuvného registru, nastavitelného čítače a pevné paměti, vyznačující se tím, že vstup obvodu, čtený údaj (V) je propojen na první vstup (11) synchronizačního klopného obvodu (1), jehož výstup (12) je spojen se sériovým vstupem (21) posuvného registru (2), jehož hodinový vstup (22) je spojen s výstupem (31) generátoru (3), na jehož vstup (32) je propojen vstupní signál obvodu (D) zdvojená hustota, přičemž výstup (23) posuvného registru (2) je spojen na druhý vstup (13) synchronizačního klopného obvodu (1) a je ještě spojen na první vstup (41) logiky hodin (4) a ještě spojen na první vstup (51) logiky dat (5) a dále je spojen na vstup (61) paměti uvolnění (6), jejíž negovaný výstup (62) je spojen se vstupem (24) posuvného registru (2) a jejíž přímý výstup (63) je spojen na zápisový vstup (71) nastavitelného čítače (7), jehož vstup (72) posuvných pulsů je spojen na výstup (31) generátoru (3) a výstup (73) nastavitelného čítače (7) je spojen na vstúp (81) pevné paměti (8), jejíž výstup (82) je spojen se vstupem (74) nastavitelného čítače (7), další jeho výstup (78) je spojen na hodinový vstup (91) klopného obvodu (9) okénka dat, jehož negovaný výstup (92) je spojen jednak na vlastní vstup (93), tak na druhý vstup (52) logiky dat (5) a druhý vstup (42) logiky hodin (4) je spojen na přímý výstup (94) klopného obvodu (9) okénka dat a výstup (43) logiky hodin (4) je výstupem (BH) zapojení buzení hodin a výstupem (BD) zapojení buzení dat je výstup (53) logiky dat (5).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS83499A CS232065B1 (cs) | 1983-01-25 | 1983-01-25 | Zapojení obvodu pře detekci záznamu dvojí frekvence a modifikované dvojí frekvence |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS83499A CS232065B1 (cs) | 1983-01-25 | 1983-01-25 | Zapojení obvodu pře detekci záznamu dvojí frekvence a modifikované dvojí frekvence |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS49983A1 CS49983A1 (en) | 1984-05-14 |
| CS232065B1 true CS232065B1 (cs) | 1985-01-16 |
Family
ID=5337185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS83499A CS232065B1 (cs) | 1983-01-25 | 1983-01-25 | Zapojení obvodu pře detekci záznamu dvojí frekvence a modifikované dvojí frekvence |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS232065B1 (cs) |
-
1983
- 1983-01-25 CS CS83499A patent/CS232065B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS49983A1 (en) | 1984-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4872155A (en) | Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock | |
| US4942370A (en) | PLL circuit with band width varying in accordance with the frequency of an input signal | |
| TW421921B (en) | PLL circuit | |
| KR860004401A (ko) | Mfm 데이타 기록용 위상 고정 루우프 | |
| US4672483A (en) | Information recording and reading apparatus having recording error checking circuit | |
| US6826250B2 (en) | Clock divider with error detection and reset capabilities | |
| US4646167A (en) | Time code decoder | |
| US4390801A (en) | Circuit for reproducing a clock signal | |
| ATE187840T1 (de) | Anordnung zur wiedergabe von n digitalen signalen von n benachbarten spuren auf einem aufzeichnungsträger | |
| CS232065B1 (cs) | Zapojení obvodu pře detekci záznamu dvojí frekvence a modifikované dvojí frekvence | |
| US5581536A (en) | Mass storage servo control system utilizing an analog signal leak detector | |
| JPH05327488A (ja) | 位相同期回路における同期外れ検出回路 | |
| SU1304065A1 (ru) | Устройство дл цифровой магнитной записи-воспроизведени | |
| US5124968A (en) | Optical disc apparatus and the method for reproducing its clock signals | |
| RU1795518C (ru) | Устройство дл воспроизведени фазомодулированных сигналов с носител магнитной записи | |
| KR100186394B1 (ko) | 광디스크 시스템의 비트클럭 회복장치 | |
| JP2791509B2 (ja) | デジタル信号復調装置 | |
| SU605239A1 (ru) | Устройство перезаписи информации по магнитной ленте | |
| JP2822403B2 (ja) | プリアンブル検出回路 | |
| SU1081654A1 (ru) | Устройство дл воспроизведени цифровой информации с магнитного носител | |
| JPS5846792B2 (ja) | 磁気バブルカセットメモリ | |
| JPH0253264A (ja) | 同期フィールド検出回路 | |
| SU1190012A1 (ru) | Аппаратура дл обработки данных каротажа в процессе бурени | |
| JPH039180Y2 (cs) | ||
| JPH01112812A (ja) | 位相比較回路 |