CS231701B1

CS231701B1 - Device for recognition and regeneration of timing pulses

Info

Publication number: CS231701B1
Application number: CS724743A
Authority: CS
Inventors: Kurt Bennewitz; Manfred Brandes; Rolf Dicke; Volmar Kuentzel
Original assignee: Kurt Bennewitz; Manfred Brandes; Rolf Dicke; Volmar Kuentzel
Priority date: 1971-07-08
Filing date: 1972-07-04
Publication date: 1984-12-14
Also published as: HU164253B; CS474372A1; DE2222577A1; SU589688A1

Abstract

Vynález řeší problém umožnit rozeznání zkreslených a rušených impulsů v co nejkratší době, která má být ještě kratší, než je spínací doba činných konstrukčních členů bistebilního klopného zapojení. Daný problém je podle vynálezu řešen tím, že za stabilním klopným obvodem, tvořeným transistory T3, T4, je zapojen pomocný transistor T5, jehož kolektor je připojen na.svorku +U zdroje provozního napětí a jehož báze je přes odpor R5 připojena na svorku +U zdroje provozního napětí a přes kondenzátor Cl na výstup T generátoru taktových impulsů, a že emitor pomocného transistoru T5 je spojen s emitory prvního a druhého transistoru T3, T4 bistabilního klopného obvodu a kolektor prvního transistoru TI diferenciálního zesilovače je spojen s bází prvního transistoru 13 β s kolektorem druhého transistoru T4 bistebilního klopného obvodu a kolektor druhého transistoru T2 diferenciálního zesilovače je spojen s kolektorem prvního transistoru T3 a s bází druhého transistoru T4 bistebilního klopného obvodu, přičemž prvý a druhý transistor T1, T2 diferenciálního zesilovače a první a druhý transistor T3, T4 bistebilního klopného obvodu jsou přes prvý a druhý společný emitorový odpor R1, R4 připojeny ne svorku - zdroje provozního napětí.The invention solves the problem of allowing recognition distorted and jammed pulses as short as possible time to be even shorter than the active construction switching time members of a bifiable flip-flop. The problem is solved according to the invention by being behind a stable flip-flop transistors T3, T4, auxiliary transistor T5 whose collector is connected at U + + U supply voltage and whose base is connected via resistor R5 to the + U terminal of the operating voltage and via capacitor C1 to the generator output T clock pulses, and that the auxiliary emitter transistor T5 is connected to emitters the first and second transistors T3, T4 bistable flip-flop and collector first transistor TI differential amplifier is connected to the base of the first transistor 13 β with the collector of the second transistor T4 of a variable latch and collector of a second differential amplifier T2 transistor is connected to the first collector the transistor T3 and the base of the second transistor T4 of a bifiable flip-flop, with first and second differential transistors T1, T2 amplifiers and first and second transistors T3, T4 bisectable flip-flop are through the first and second common emitter resistor R1, R4 connected no clamp - source operating voltage.

Description

Vynález se týká zapojení k rozeznávání e regeneraci časově dělaných impulsů, zejména pro rozeznávání signálů FCM, s bistabilním klopným obvodem, který sestává například z transistorů nebo z negovaných součinových hradel, a kterému je předřazen diferenciální zesilovač, sestavený z transistorů.BACKGROUND OF THE INVENTION The present invention relates to circuitry for detecting and regenerating time-made pulses, in particular for recognizing FCM signals, with a bistable flip-flop circuit, e.g.

Signály modulované impulsovou kódovou modulací se při přenosu tlumí a deformují přenosovým prostředím. Tím dochází ke vzájemnému ovlivňování impulsů, které vede k posunutí časového přiřazení, které je závislé na vysílaném vzorku.The signals modulated by the pulse code modulation are muted during the transmission and deformed by the transmission environment. This impairs the pulses, which leads to a time shift which is dependent on the transmitted sample.

Kromě toho mohou být superponovány poruchy vznikající přeslechem, popřípadě tepelným Šumem. Odstup signálu od šumu se zmenšuje při vštší délce vedení. Přesto však je možné signály POU úplně obnovit, když se vzdálenost mezi obnovovacími body zvolí tak, že tlumená a deformované impulsy mohou být jeětě jednoznačně poznány ze superponovaných poruch.In addition, crosstalk or thermal noise disturbances can be superimposed. The signal-to-noise ratio decreases over longer line lengths. However, the POU signals can be completely recovered when the distance between the recovery points is selected such that the damped and deformed pulses can still be clearly identified from the superimposed faults.

Při užití zásady úplného obnoveni se impulsy opět obnoví do amplitudy, tvaru & časové polohy. Zesílený signál, optimálně zbavený kreslení, prochází amplitudovým filtrem, ve kterém se vyhodnotí amplituda, a časovým filtrem, ve kterém se opět zřídí časová poloha přijmutých Impulsů.Using the principle of full recovery, the pulses are restored to amplitude, shape & time position. The amplified signal, optimally devoid of drawing, passes through an amplitude filter in which the amplitude is evaluated and a time filter in which the time position of the received pulses is restored.

»»

Amplitudový filtr může sestávat například z několika komparétorů, ve kterých je signál srovnáván s. charakteristickými amplitudovými prahy. Celkem platí pro počet m potřebných komparétorů a pro počet n přenášených amplitud vztah m = η - 1.For example, the amplitude filter may consist of several comparators in which the signal is compared to characteristic amplitude thresholds. In total, m = η - 1 holds for the number of m of required comparators and for the number of n transmitted amplitudes.

časový filtr sestává například z hradlového zapojení, které je řízeno frekvencí sledů bitů a kterým je krátkodobě snímána amplituda impulsů v určitých časových okamžicích. Pořadí amplitudových filtrů a časových filtrů lze obrátit.the time filter consists, for example, of a gate circuit which is controlled by the frequency of the bit sequences and by which the pulse amplitude is sensed for a short time at certain times. The order of the amplitude and time filters can be reversed.

Jsou známa regenerační zapojení, u kterých se zesílený ternární signál vedení, zbavený zkreslení, ohodnocuje Co do. amplitudy a času ze pomoci logického zapojení. Na vstupu dvou diodových součinových hradel je v sérii s prahovým napětím signál vedení, a na druhém vstupu je snímací signál v podobě krátkých jehlových impulsů, které ža sebou následují ve frekvenci bitů.Regenerative circuits are known in which the amplified ternary line signal, devoid of distortion, is evaluated as Co do. amplitude and time through logic connection. At the input of the two diode product gates there is a line signal in series with the threshold voltage, and at the other input there is a sensing signal in the form of short needle pulses that follow each other at the frequency of the bits.

Zapojením pro obrácení fáze se dosáhne, že každé hradlo rozeznává jen impulsy jedné polarity. Jestliže v okamžiku připojeni snímacího impulsu je signál vedení větší než prahové napětí, vyšle se na výstupu rovněž jehlový výstupní impuls; jestliže signál vedení je menší než prahové napětí, nevytvoří se žádný impuls.The phase reversal circuit makes it possible for each gate to recognize only pulses of one polarity. If the line signal is greater than the threshold voltage when the sensing pulse is connected, a needle output pulse is also output; if the line signal is less than the threshold voltage, no pulse is generated.

Pro regeneraci amplitudy se výstupními impulsy každého hradla zapojuje blokovací oscilátor. Zapojovací signál musí přitom být na vstupu blokovacího oscilátoru připojen tak dlouho, až náběžné hrana proběhne zpětnovazební smyčku. Vymazávaoím impulsem se blokovací oscilátor opět vypojí po poloviční době bitů.To regenerate the amplitude, a blocking oscillator is connected with the output pulses of each gate. The connection signal must be connected at the input of the blocking oscillator until the leading edge passes the feedback loop. With a reset pulse, the blocking oscillator trips again after half the bit time.

Dále jsou známa zapojení, ύ nichž místo diodového součinového hradla se použije negovaného součinového obvodu TTL a místo blokovacího oscilátoru se užije klopného obvodu kódu ^S, sestaveného ze stavebnicových členů TTL. *It is also known to use a negated product circuit TTL in place of a diode product gate and to use a flip-flop of code code S, consisting of TTL modular elements instead of a blocking oscillator. *

Zde musí zapojovací signál být připojen na vstup klopného obvodu alespoň pro dobu dvou zpožďovacích časů součinového obvodu, aby klopný obvod se mohl spolehlivě překlopit.Here, the engagement signal must be connected to the flip-flop input for at least two delay times of the product circuit so that the flip-flop can reliably flip over.

Hlavní nevýhoda obou známých zapojení záleží tedy v tom, že je zapotřebí určitého trvání hradlového výstupního impulsu, aby následující klopné zapojení bylo spolehlivě zapojeno, popř. překlopenb. Potom však musí mít i snímací impuls stejné trvání a také signál vedení musí na stejnou dobu překročit přepínací práh nebo klesnout pod něj.The main disadvantage of the two known circuits is thus that a certain duration of the gate output pulse is required in order for the subsequent flip-on circuit to be reliably connected or to be connected. preklopenb. However, the sensing pulse must then have the same duration and the line signal must exceed or fall below the switching threshold for the same time.

Jsou dále známa regenerační zapojení, u nichž se zesílený a zkreslení zbavený ternární signál vedení přivádí dvěma srovnávacími zapojeními a tam se stovnévé s charakteristickými prahovými zapojeními tak, že jedním srovnávacím zapojením se rozeznávají jen pozitivní impulsy a druhým jen negativní impulsy.Furthermore, regenerative circuits are known in which the amplified and distorted ternary line signal is fed by two comparison circuits and there is equal to the characteristic threshold connections so that only the positive pulses are recognized by the one comparing circuit and only the negative pulses by the other.

Na každé srovnávací zapojeni navazuje řetězové zapojení, které sestává ze dvou kombinací složených ze souměrného diferenčního zesilovače a z klopného obvodu. Amplituda výstupních signálů rozdílového zesilovače postačí k tomu, aby při překonání vlastní hysteréze překlopila, následující klopný obvod z jednoho stabilního stavu do druhého.Each comparing circuit is followed by a chain circuit consisting of two combinations composed of a symmetrical differential amplifier and a flip-flop. The amplitude of the output signals of the differential amplifier is sufficient to flip the following flip-flop from one stable state to another when overcoming its own hysteresis.

Tyto oba rozdílové zesilovače se taktovým signálem, odvozeným od frekvence bitů, střídavě pro jednu polovinu periody bitů otvírají a zahrazují, takže působí jako hradlové zapojení, řři otvírací periodě prvního rozdílového zesilovače se změny signálu vedení přejímají jen do prvního klopného obvodu, jelikož druhý rozdílový zesilovač je zablokován.These two differential amplifiers with a clock signal derived from the frequency of the bits open and close alternately for one half of the bit period so that they act as a gate connection, during the opening period of the first differential amplifier, the line signal changes only into the first flip-flop is blocked.

Dává se tedy dále přetržitě pouze ta informace, která v okamžiku zablokování prvního i rozdílového zesilovače byla uložena v příslušném klopném obvodu (Llaster-Slave-řrinzip).Therefore, only the information that was stored in the respective flip-flop (Llaster-Slave-ziprzip) at the moment of blocking of the first and differential amplifiers is given continuously.

U podobného řešení se dvojkový signál vedeni po zesílení a odstranění zkreslení připojuje přes srovnávací zapojení na vstupy klopného obvodu taktovaného frekvencí bitů.In a similar solution, the binary line signal, after amplifying and eliminating distortion, is connected via a comparator circuit to the flip-flop inputs of the clocked bit frequency.

Nevýhodou těchto obou zapojení je, že signál rozdílového zesilovače, popřípadě signál komparátorů, musí překlápět klopné obvody. To opět znamená, že signál vedení pro dobu dvou spínacích zpoždění činných prvků použitých v klopných obvodech, popřípadě v hradlech, musí překračovat nějaký práh nebo pod něj klesat.The disadvantage of these two circuits is that the differential amplifier signal or the comparator signal must flip over the flip-flops. This again means that the line signal for a period of two switching delays of the active elements used in the flip-flops or gates must exceed or fall below a threshold.

Konečná snímací doba společná pro všechna uvedená řešení nutí k volbě kratších vzdáleností mezi jednotlivými regeneračními body oproti ideálnímu snímání v nekonečně krátké době. Jen tím lze dosáhnout toho, aby tlumené a deformované impulsy i při maximálním ovlivňování poruchami překračovaly nebo podkračovaly daný práh na dobu určenou zpožděním spínání u použitých aktivních členů, a aby byly správně poznávány a regenerovány.The final scanning time common to all of these solutions forces shorter distances between individual regeneration points to be selected as opposed to ideal scanning in an infinitely short time. Only in this way can the damped and deformed pulses exceed or fall below the threshold for a time determined by the switching delay of the active members used, even when maximally influenced by disturbances, and be correctly recognized and regenerated.

Snížení zpoždění dob spínání použitím zvláštních konstrukčních členů by nepřiměřeně zvýšilo náklady na zařízení ve vedení. U soustav s velmi vysokým počtem kanálů by se i při použití zvláštních konstrukčních členů dostaly opět konečné smínaoí doby.Reducing switching time delays by using special components would disproportionately increase the cost of wiring equipment. In systems with a very high number of channels, the final mixing times would again be achieved even with the use of special components.

Účelem vynálezu je vytvořit zapojení, které by při použití aktivních konstrukčních členů s danou spínací dobou dovolilo rozeznávání a regeneraci impulsů při co nejvyšší frekvenci bitů.The purpose of the invention is to provide a circuit which, when active components are used with a given switching time, allow the detection and regeneration of pulses at the highest possible bit frequency.

Pro signály modulované impulsovou kódovou modulací to znamená současné přenášení zpráv na oo nejvyšŠím počtu kanálů, popřípadě dosažitelnost větší délky pole.For signals modulated by pulse code modulation, this means simultaneous transmission of messages on the largest number of channels, or the achievement of a larger field length.

Vynález vychází z úlohy umožnit rozeznání zkreslených a rušených impulsů v co nejkratší době, která má být ještě kratší, než je spínací doba činných konstrukčních členů bistabilního klopného zapojení.SUMMARY OF THE INVENTION The present invention is based on the task of recognizing distorted and disturbed pulses in the shortest possible time, which is to be even shorter than the switching time of the active bistable flip-flop components.

Podle vynálezu je tato úloha vyřešena tlm, že za bistebilním klopným obvodem tvořeným transistory je zapojen pomocný transistor, jehož kolektor je připojen na svorku zdroje provozního napětí a jehož báze je přes odpor připojena na svorku zdroje provozního napětí a přes kondenzátor na výstup generátoru taktových impulsů, a že emitor pomocného transistoru je spojen s emitory prvního a druhého transistoru bistabilního klopného obvodu a kolektor prvního transistoru diferenciálního zesilovače je spojen s bázi prvního transistoru, a s kolektorem druhého transistoru bistabilního klopného obvodu a kolektor druhého transistoru diferenciálního zesilovače je spojen s kolektorem prvního transistoru a s bází druhého transistoru bistabilního klopného obvodu, přičemž prvý a druhý transistor diferenciál231701 ního zesilovače a prvni a druhý transistor bistabilního klopného obvodu jsou přes prvý a druhý společný emitorový odpor připojeny na svorku zdroje provozního napětí. Vynálezem se dosáhne prakticky nekonečně krátké snímací doby.According to the invention, this problem is solved by the fact that an auxiliary transistor is connected downstream of the bisteble flip-flop formed by the transistors, the collector of which is connected to the terminal of the operating voltage source. and that the auxiliary transistor emitter is coupled to the first and second bistable flip-flop emitters and the collector of the first differential amplifier transistor is connected to the base of the first transistor, and the collector of the second bistable flip-flop transistor and the second differential amplifier transistor collector is connected to the first transistor and base a second bistable flip-flop transistor, wherein the first and second differential amplifier transistor 231701 and the first and second bistable flip-flop transistors are connected via the first and second common emitter resistors. They are connected to the operating voltage source terminal. The invention achieves a virtually infinitely short scanning time.

Vynález bude blíže vysvětlen na příkladech provedení znázorněných na přiloženém výkrese.The invention will be explained in more detail with reference to the accompanying drawing.

Obr. 1 znázorňuje schéma zapojení pro dvojkově kódované signály PCM, s bistabilním klopným zapojením, které je sestaveno z diskrétních konstrukčních členil a je do neutrálního stavu řízeno paralelně zapojeným pomocným transistorem.Giant. 1 shows a circuit diagram for binary coded PCM signals, with a bistable flip-flop, which is made up of discrete structural members and is controlled to a neutral state by a parallel-connected auxiliary transistor.

Na obr. 2 je průběh impulsů pro zapojení podle obr. 1. Zapojení, znázorněné v příkladu provedení podle obr. 1, sestává z rozdílového zesilovače, tvořeného dvěma transistory TI. T2. z bistabilního klopného zapojení, tvořeného dvěma transistory T3. T4 a z pomocného transistoru T5.FIG. 2 is a pulse waveform for the circuit of FIG. 1. The circuit shown in the embodiment of FIG. 1 consists of a differential amplifier formed by two transistors T1. T2. a bistable flip-flop consisting of two T3 transistors. T4 and T5 auxiliary transistor.

Kolektor kteréhokoliv transistoru TI. T2 rozdílového zesilovače je spojen s kolektorem jednoho z transistorů T4. T3 -klopného zapojení přes společný kolektorový odpor S3. R2. který zase je spojen s kladnou svorkou +U zdroje provozního népěti.Collector of any T1 transistor. The differential amplifier T2 is connected to the collector of one of the transistors T4. T3 - Tilting via common collector resistor S3. R2. which in turn is connected to the positive terminal + U of the operating voltage source.

••

Na vstupech El . E2 rozdílového zesilovače je připojen zesílený signál PCM, který byl maximálně zbaven zkreslení a je přiváděn v protifázi, a na svorce T je připojen taktový signál v podobě sledu obdélníkových Impulsů o poloviční šířce bitu podle obr. 2.El. E2 of the differential amplifier is connected to the amplified PCM signal which has been maximally de-distorted and is supplied in a counter-phase, and at the terminal T is connected a clock signal in the form of a half-width rectangular pulse train of FIG. 2.

Jak pro bistabilní klopné zapojení, tak i pro rozdílový zesilovač platí, že přiváděním konstantního proudu přes daný emitorový odpor a při vhodném dimensování kolektorových odporů se zabrání nasycení transistorů. Takové bistabilní klopné zapojení v nenasyceném logickém stavu, které je o sobě známo, pracuje na rozdíl od bistabilních klopných zapojení v nasyceném logickém stavu a je značně kratšími zpožděními spínacích dob a je proto s výhodou použitelné při poznávání signálu PCM s vysokou frekvencí bitů.For both the bistable flip-flop and the differential amplifier, applying a constant current across a given emitter resistor and, when appropriately dimensioning the collector resistors, prevents saturation of the transistors. Such a bistable flip-flop in the unsaturated logic state known per se operates in contrast to the bistable flip-flop in the saturated logic state and is a much shorter switching time delay and is therefore advantageously useful in recognizing a high bit rate PCM signal.

Při negativní periodě taktového signálu je pomocný transostor T5 zahrazen. Proud pak prochází jak přes právě otevřený čili propustný transostor TI. T2 rozdílového zesilovače, tak i přes právě propustný transistor TJ, T4 bistabilního klopného zapojení.In the negative period of the clock signal, the auxiliary transistor T5 is blocked. The current then passes through both the open or permeable T1 transistor. T2 of the differential amplifier, despite the just passing transistor TJ, T4 of the bistable flip-flop.

Při pozitivní periodě taktového signálu na svorce T je pomocný transistor T5 propustný a spojuje klopné zapojení nakrátko, takže proud může procházet jen přes pomocný transistor Tb a přes právě otevřený transistor TI. T2 rozdílového zesilovače.With a positive clock period at terminal T, the auxiliary transistor T5 is leaky and short-circuited so that current can only pass through the auxiliary transistor Tb and through the currently open transistor T1. T2 differential amplifier.

Hodnoty emitorových odporů R1. R4 jsou vyměřeny tak, že proudový podíl, procházející přes rozdílový zesilovač, je značně menší než proudový podíl tekoucí bistabilním klopným zapojením. Vzhledem k hysterézl klopného zapojení se okamžitý proud 11; 12 rozdílového zesilovače, vyvolaný vstupním signálem, omezuje tak, že amplitudový rozdíl vznikající na bázích transistorů TJ, T4 klopného zapojení, nepostačí k tomu, aby bistabilní klopné zapojení překlopil v období nepropustnosti pomocného transistoru Tb z jednoho stabilního stavu do druhého stabilního stavu.Values of emitter resistances R1. R4 are measured so that the current fraction passing through the differential amplifier is considerably smaller than the current fraction flowing through the bistable flip-flop. Due to the flip-flop hysteresis, the instantaneous current 11; 12, the amplitude difference arising at the bases of the flip-flop transistors TJ, T4 is not sufficient for the bistable flip-flip to flip from one stable state to the other stable state during the impermeability of the auxiliary transistor Tb.

V období propustnosti pomocného transistoru Tb je bistabilní klopné zapojení v neutrálním stavu. Jestliže ani přes transistor T3 ani přes druhý transistor T4 nemůže procházet proud a proud rozdílového zesilovače je velmi nepatrný, objeví se na výstupech AI. A2 přibližně stejný potenciál.During the throughput time of the auxiliary transistor Tb, the bistable flip-flop is in a neutral state. If current cannot pass through transistor T3 or across transistor T4 and the differential amplifier current is very low, it will appear at the AI outputs. A2 approximately the same potential.

Při přechodu taktového signálu svorky T od plus na minus v časových okamžicích tO, t2, t4, atd., se neutrální stav zruší. Stav bistabilního klopného zapojení je nyní na krátkou dobu labilní. Do které z obou stabilních poloh se bistabilní klopné zapojení nyní překlopí, závisí na nesouměrnosti potenciálu na jeho vstupech, tj. na výstupním signálu rozdílového zesilovače.When the clock signal of terminal T is switched from plus to minus at times t0, t2, t4, etc., the neutral state is canceled. The bistable flip state is now labile for a short time. To which of the two stable positions the bistable flip-flop is now tilted depends on the asymmetry of the potential on its inputs, ie the output signal of the differential amplifier.

Je-li například v důsledku signálu PCIi připojeného na vstupy El. E2 první transistor TI zahrazen a druhý transistor T2 otevřen, čili propustný, například v časových okamžicích tO, t4, překlopí se bistabilní zapojení do toho stavu, ve kterém je jeho první transistor T3 propustný a druhý transistor 14 nahrazen, kdežto v okamžicích t2, t6 je tomu obráceně.For example, if it is due to a PCIi signal connected to the E1 inputs. E2 the first transistor T1 is blocked and the second transistor T2 is open, or passable, for example at times t0, t4, the bistable circuit is switched to the state in which its first transistor T3 is passed and the second transistor 14 is replaced, while at t2, t6 it is the other way around.

Je-li klopný děj jednou zahájen, tj. počne-li po zrušení neutrálního stavu potenciál na kolektoru právě se otvírajícího transistoru T3. T4 klopného zapojení klesat, může se polarita vstupního signálu změnit, aniž by se změnil směr překlápění.If the flip-flop is started once, that is, after the neutral is cleared, the potential at the collector of the currently opening transistor T3 begins. If the flip-flop T4 decreases, the input signal's polarity may change without changing the flip direction.

Časové trvání snímání signálu PCM je tedy velmi nepatrné v důsledku skutečnosti, že doba překlápění z neutrálního stavu do stabilního stavu je kratší než doba překlápění z z jednoho stabilního stavu do druhého stabilního stavu, a snímání, tj. převzetí informace, je již ukončeno, dříve než se úplně dosáhne příslušného stabilního stavu.Thus, the scanning time of the PCM signal is very small due to the fact that the flipping time from neutral to steady state is shorter than the flipping time from one steady state to the other steady state, and the reading, i.e. the takeover of information, is completed before the corresponding stable state is completely achieved.

Opětné snímání a z toho vyplývající zaujmutí daného druhého stabilního stavu může proběhnout teprve tehdy, když bistabilní klopné zapojení bylo uvedeno zpět do neutrálního stavu v časových okamžicích ti, t3, t5, t7.Re-sensing and the consequent assumption of the second stable state can only take place when the bistable flip has been brought back to the neutral state at times t1, t3, t5, t7.

Výstupní signál, vydaný na výstupech AI . A2. ^e znázorněn na obr. 2. Jde přitom o impulsy poloviční šířky bitu. Transformaci na impulsy plné šířky bitu a zesílení na žádanou amplitudu mohou převzít další zapojení.The output signal is output at AI outputs. A2. ^e shown in FIG. 2. They are a pulse width of half a bit. Transformation to full bit width pulses and amplification to the desired amplitude can be taken up by additional wiring.

Přes výstupní signál se překládá úbytek napětí,který je vyvolán nepatrným proudem rozdílového zesilovače na kolektorových odporech 82. R3. který však při dalším zpracování výstupního signálu neruší a proto není znázorněn.The output signal translates the voltage drop caused by the low current of the differential amplifier on the collector resistors 82. R3. however, it does not interfere with further processing of the output signal and is therefore not shown.

je dále možné obdržet obdobná zapojeni z negovaných součtových členů NOR.it is also possible to obtain similar connections from the negated total NOR members.

Claims

SUBJECT OF THE INVENTION

Circuit for the recognition and regeneration of time-divided pulses, in particular for PCM signal recognition, with a bistable flip-flop, consisting, for example, of transistors or negated product gates, preceded by a differential amplifier made of transistors, characterized in that behind the bistable flip-flop A circuit consisting of transistors (T3, T4) is connected to an auxiliary transistor (T5), whose collector is connected to the (+ U) terminal of the operating voltage source and whose base is connected via the resistor (R5) to the (+ U) terminal of the operating voltage the capacitor (C1) to the output (I) of the pulse generator, the auxiliary transistor emitter (T5) is connected to the emitters of the first and second transistors (T3, T4) of the bistable flip-flop T3) and the collector of the second bistable flip-flop transistor (T4) and the collector dru The differential transistor (T2) of the differential amplifier is connected to the collector of the first transistor (T3) and the base of the second transistor (T4) of the bistable flip-flop, the first and second transistor (T1, T2) of the differential amplifier and the first and second transistors (T3, T4) The flip-flop circuitry is connected via the first and second common emitter resistors (R1, R4) to the power supply terminal (-).