CS229187B1 - Zapojeni programově řízeného galvanicky odděleného fázového spínače s vestavěnou elektronickou pojistkou nastavitelné úrovně - Google Patents

Abstract

Účelem vynálezu zapojeni programově řízeného galvanicky odděleného fázového spínače s vestavěnou elektronickou pojistkou nastavitelné úrovně je (jednoduchým způsobem programové řízeni akčního členu s podmínkou galvanického odděleni pracovní země řídicího mikroprocesorového systému od země technologického procesu, s využitím zejména při řízení akčních členů technologického procesu u pracovních strojů v reálném čase. Toho se dosáhlo vhodným zapojením eběrnicového výstupu mikroprocesorového systému s obvody vyrovnávací paměti, optoizolačními členy a obvodu fázového řízení. Řídicí signály z mikroprocesorového systému v binárním tvaru jsou přechodně uchovány v obvodech vyrovnávací paměti a dále zavedeny na vstupy optoizolačních členů, čímž je splněna podmínka galvanického odděleni pracovní země řídicího mikroprocesorového systému a technologického procesu. Na váhových odporech zapojených v emitorech optoizolačních členů se generuje požadovaná řídicí napěťová úroveň, která s využitím funkce obvodu fázového řízení, řídí úhel otevření triaku, a tím i velikost požadované hodnoty pracovního proudu řízeného akčního členu technologického procesu. Funkci proudové ochrany nastavitelné úrovně plní optoizolační člen, zapojený v obvodu triaku.

Description

Vynález se týká zapojení programově řízenéhoygalvanicky odděleného fázového spínače s vestavěnou elektronickou pojistkou nastavitelné úrovně s využitím zejména při programovém,fázovém řízení akčních členů technologického procesu·

Dosud známá zapojení fázových spínačů., která se používají pro řízení akčních členů technologických procesůjvyužívají vlastností klasických číslicově-analogových převodníků¹, zadávacích potenciometrŮ, transformátorových oddělovacích vazeb. Tento způsob zpracování řídicích signálů již nevyhovuje při návrzích interfaceových modulů řídicích mikroprocesorových systémů z hlediska funkčního montážního prostoru, pracovní rychlosti, způsobu zpracování řídicího signálu, galvanického; oddělení pracovní země řídicího mikroprocesorového systému od země akčního členu řízeného technologického procesu a zejména spolehlivosti, která je při řízení v reálném čase nutným předpokladem·

Podle vynálezu/zapojení programově řízenéhoj galvanicky odděleného fázového spínače s vestavěnou elektronickou pojistkou nastavitelné úrovně podstata spočívá v tom, že sběrnicový výstup z řídicího mikroprocesorového systému je připojen na vstup vyrovnávací paměti, přičemž jednobitové výstupy z vyrovnávací paměti jsou připojeny na anody diod prvého, druhého, třetího a čtvrtého· optoizolačního členu a Že katody diod prvého, druhého:, třetího a čtvrtého optoizolačníhu Členu jsou připojeny přes pracovní odpory na pracovní zem

228 187 řídicího mikroprocesorového systému, čímž je splněna podmínka galvanického oddělení pracovní země řídicího systému od země technologického procesu, přičemž emitory tranzistorů, prvého, druhého, třetího a čtvrtého optoizolačního členu jsou připojeny přes váhové odpory na desátý vstup integrovaného obvodu fázového řízení}do kterého se zavádí řídicí napěťová úroveň, která s využitím funkce integrovaného obvodu fázového řízení řídí úhel otevření triakuja tím I požadovanou hodnotu pracovního proudu řízeného akčního členu a současné na vstup prvého a druhého časovacího odporu a jednu stranu prvého kondenzátorů, přičemž kolektory tranzistorů prvého, druhého, třetího a čtvrtého optoizolačního členu jsou připojeny přes kolektorový odpor na prvý vstup integrovaného obvodu fázového řízení, a že výstup prvého časovacího odporu je připojen přes prvý kondenzátor na druhý vstup integrovaného obvodu fázového řízení a současně na anodu prvé diody a třetí vstup integrovaného obvodu fázového řízení, přičemž katoda prvé diody je připojena současně na druhý vývod druhého kondenzátorů a kolektor tranzistoru pátého ópto— izolačního členu, a že emitor tranzistoru pátého· optoizolačního členu je připojen na druhý vývod druhého časovacího odporu, přičemž prvá anoda triaku je připojena na anodu druhé diody a vstupní vývod snímacího odporu, a že katoda druhé diody je připojena současně na vstup řídicího odporu a vstup třetího kondenzátorů, přičemž výstup řídicího odporu je připojen na anodu diody pátého optoizolačního; členu, který plní funkci galvanického oddělení potenciálu řízeného akčního členu a současně generuje řídicí signál pro funkci elektronické pojistky v případě zkratu na řízeném akčním členu, a že katoda diody pátého optoizolačního členu, je připojena přes indikační diodu do společného uzlu současně s druhým; vývodem třetího kondenzátorů, s druhým vývodem snímacího odporu a vstupní svorkou střídavého napájecího napětí a čtvrtou vstupní svorkou integrovahého obvodu fázového řízení, přičemž druhá anoda triaku je připojena přes vazební odpor na pátou vstupní svorku integrovaného obvodu

- 4 229 187 fázového řízení' a současně na vstup: akčního členu řízeného technologického procesu, a že výstup akčního členu řízeného technologického procesu je připojen na šestý vstup integrovaného obvodu fázového řízení a současně na vstupní svorku střídavého napájecího napětí, přičemž řídící elektroda triaku je připojena přes ochranný odpor na sedmou svorku integrovaného obvodu fázového řízení,a že osmá a devátá svorka integrovaného obvodu fázového řízení je spojena přes zpětnovazební odpor, přičemž zpětnovazební výstup řízeného technologického' procesu je připojen na vstup řídicího mikroprocesorového systému přes obvod, galvanického oddělení, a že řídicí výstup z mikroprocesorového řídicího systému je připojen na vstup řízení vyrovnávací paměti·

Zapojení podle vynálezu odstraňuje dosavadní nevýhody a nedostatky výše uvedené a má řadu předností oproti stávajícím zapojením· Největší jeho výhodou j^;e možnost přímého programového fázového řízení akčního členu technologického přocesu mikropočítačovým sběrnicovým výstupem, galvanické oddělení pracovní země. řídicího systému od země: technologického procesu, malý montážní prostor, malý příkon· Další výhodou je možnost využití zapojení ve funkci dvouhodnotového programově řízeného spínače a možnost programového fázového řízení v uzavřené smyčce·

Zapojení podle vynálezu je 2řejmé z připojeného vyobrazení·

Zapojení programově řízeného,galvanicky odděleného fázového spínače s vestavěnou elektronickou pojistkou nastavitelné úrovně_řsestává z řídicího: mikroprocesorového systému £, který na základě algoritmu řízení generuje požadované řídicí signály, které jsou připojeny na vstup vyrovnávací paměti přičemž jednobitové výstupy z vyrovnávací paměti 2 jsou připojeny na anody diod prvého, druhého, třetího; a čtvrtého optoizolač— ního členu 1, 2, 2» á, které plní funkci galvanického oddělení pracovní země řídicího systému 6 od země technologického procesu 21, a že katody diod prvého, druhého, třetího a čtvrtého “

229 187 optoizolačního členu 1, 2, 2» A jsou připojeny.přes pracovní odpory 8, 2, 10» 11 na pracovní zem řídicího mikroprocesorového systému Jo, přičemž emitory tranzistorů prvého, druhého·, třetího a čtvrtého optoizolačního členu 1, 2, 2» A jsou připojeny na vstupy váhových odporů 12, 13, 14. 15. na kterých vzniká požadovaná řídicí napělová úroveň, a že výstupy váhových odporů 12, 12, 14, 15 jsou připojeny současně do společného uzlu s desátým vstupem d integrovaného obvodu 21 fázového, řízeni, a vstupem prvého a druhého časovacího odporu 19. 24 a vstupem druhého kondenzátoru 23. přičemž kolektory tranzistorů prvého, druhého, třetího a čtvrtého optoizolačního členu 1, 2, 2, A jsou připojeny přes kolektorový odpor 17 na prvý vstup o integrovaného obvodu 21 fázového řízení, a že výstup prvého časovacího odporu 19 je připojen do společného uzlu se vstupem prvého kondenzátoru 20 a současně se třetím vstupem f integrovaného obvodu fázového řízení 21 a s anodou prvé diody 22 a že výstup prvého kondenzátoru 20 je připojen na druhý vstup, e integrovaného obvodu 21 fázového řízení, přičemž katoda prvé diody 22 je připojena současně na druhý vývod, druhého kondenzátoru 23 a kolektor tranzistoru pátého: optoizolačního členu 2» a že emitor tranzistoru pátého optoizolačního členu 2 ΰθ Připojen na druhý vývod druhého; časovacího odporu 24« přičemž prvá anoda triaku 31 je připojena současně na anodu druhé diody 29 a vstup; snímacího odporu 30 a že katoda druhé diody 29 je připojena současně na vstup řídicího odporu 27 a vstup třetího kondenzátoru 26 a že výstup řídicího odporu 27 je připojen přes diodu pátého optoizolačního členu 2 a indikační diodu 22 ' současně do společného uzlu s výstupem třetího kondenzátoru 26 a s výstupem snímacího odporu 30 a vstupní svorkou střídavého; napájecího napětí X a čtvrtou svorkou ch integrovaného; obvodu fázového řízení 21« přičemž druhá anoda triaku 31 je připojena současně přes vazební odpor 18 na pátý vstup .g integrovaného; obvodu fázového řízení 21 a vstup akčního členu 32 řízeného technologického procesu 33 a že výstup akčního členu 32 je připojen současně na šestý vstup h integrovaného obvodu _ 6 229 187 fázového řízení 21 a svorku Y střídavého napájecího napětí, přičemž řídicí elektroda triaku 31 je připojena přes ochranný odpor 28 na sedmý výstup £ integrovaného obvodu 21 fázového řízení a že osmá a devátá svorka b, i integrovaného obvodu 21 fázového řízení je spojena přes zpětnovazební odpor 16, přičemž zpětnovazební výstup z řízeného technologického procesu 33 je připojen na vstup řídicího mikroprocesorového, systému 6 přes obvod 34 galvanického oddělení a že řídicí výstup z mikroprocesorového systému 6 je připojen na vstup· řízení vyrovnávací paměti 2·

Zapojení podle vynálezu pracuje tak, že programově řízený sběrnicový výstup, z .řídicího mikroprocesorového systému 6 je připojen na vstup vyrovnávací paměti 2, která svými výstupy v požadovaném binárním tvaru aktivuje diody prvého, druhého, třetího a čtvrtého optoizolačního Členu 1, 2, 2, á* Optickou vazbou se vybudí tranzistory prvého, druhého, třetího a čtvrtého optoizolačního členu 1, 2, 2» čímž je definována přes výstupní váhové odpory 12, 13, 12, 15 požadovaná řídicí napěťová úroveň integrovaného obvodu fázového řízení 21. který ovládá přes ochranný odpor 28 v řídicí elektrodě triaku 31 úhel otevření,a tím velikost pracovního proudu na řízeném akčním členu 32 řízeného technologického procesu 23,· Hodnotu pracovního, proudu řízeného akčního členu 32 lze programově libovolně měnit dle požadavků řízeného technologického procesu 23 zapojeného přes, obvod galvanického oddělení 34 v uzavřená smyčce s řídicím mikroprocesorovým systémem 6· Případný zkrat na řízeném akčním členu 32 způsobí napěťový úbytek na snímacím odporu JO, který po usměrnění druhou diodou 29 aktivuje diodu pátého optoizolačního Členu 2· Optickou vazbou dojde k vybuzení tranzistoru pátého optoizolačního členu 2, čímž se připojí paralelně druhý časovači odpor 24 k prvému časovacímu odporu 19. Výsledná hodnota těchto odporů způsobí pokles řídicího napětí integrovaného; obvodu 21 fázového řízení do nulové hodnoty,, čímž dojde k uzavření triaku 31> Frekvence akčního zásahu

229 187 proudové ochrany je dána hodnotou druhého Časovacíh© odporu a kondenzátoru 23. 24 a hodnotou třetího kondenzátoru 26·

Činnost ochrany je indikována světelnou diodou 25»

Výše popsané zapojení lze použít všude tam, kde je zapotřebí programově fázově řídit eventuálně dvoustavově řídit akční člen technologického procesu, s využitím nastavitelné úrovně proudové ochrany a galvanického oddělení výstupu řídicího mikroprocesorového systému od řízeného technologického procesu·

Claims (1)

1. Předmět vynálezu

   229 187

   Zapojení programově řízeného,galvanicky odděleného fázového spínače s vestavěnou elektronickou pojistkou nastavitelné Úrovně, u něhož je použito více než jednoho optoizolačního členu, vyznačené tím, že sběmicový výstup z řídicího mikroprocesorového systému C6) je připojen na vstup vyrovnávací paměti C7), přičemž jednobitové výstupy z vyrovnávací paměti C?) jsou připojeny na anody diod prvého, druhého, třetího a čtvrtého optoizolačního členu (1, 2, 3, 4), a že katody diod prvého, druhého, třetího a čtvrtého optoizolačního členu (1, 2, 3, 4) jsou připojeny přes pracovní odpory (8, 9, 10, 11) na pracovní zem řídicího mikroprocesorového systému (6), přičemž emitory tranzistorů prvého, druhého, třetího a čtvrtého optoizo— lačního členu (1, 2, 3, 4) jsou připojeny přes váhové odpory «12, 13, 14, 15) na desátý vstup Cd) integrovaného obvodu (21) fázového řízení a současně na vstup prvého a druhého časovacího odporu (19, 24) a na jednu stranu prvého kondenzátoru (23), přičemž kolektory tranzistorů prvého, druhého, třetího a čtvrtého optoizolačního členu (1, 2, 3, 4) jsou připojeny přes kolektorový odpor (17) na prvý vstup Co) integrovaného obvodu (21) fázového řízení, a že- výstup prvého časovacího odporu. (19) je připojen přes prvý kondenzátor (20) na druhý vstup Ce) integrovaného obvodu (21) fázového řízení a současně na anodu prvé diody (22) a třetí vstup Cf) integrovaného obvodu (21) fázového řízení, přičemž katoda prvé diody (22) je připojena současně

   - 9 229 187 na druhý vývod druhého kondenzátoru (23) a kolektor pátého op to izolačního členu (5), a že emitor tranzistoru pátého? optoizolačního Členu (5) je připojen na druhý vývod druhého časovacího odporu (24), přičemž prvá anoda triaku (31) je připojena na anodu druhé diody (29) a vstupní vývod snímacího odporu (30),. a že katoda druhé diody (29) je připojena současně na vstup řídicího odporu (27) a vstup třetího kondenzátoru (26), přičemž výstup řídicího odporu (27) je připojen na anodu diody pátého optoizolačního členu (5), a že katoda diody pátého optoizolačního členu (5) je připojena pře® indikační diodu (.25) do společného uzlu s druhým vývodem? třetího kondenzátoru (26), s druhým vývodem snímacího odporu (30), a vstupní svorkou (X) střídavého napájecího napětí a čtvrtou vstupní svorkou (ch) integrovaného obvodu (21) fázového řízení, přičemž druhá anoda triaku (31) je připojena přes vazební odpor (18) na pátou vstupní svorku (a) integrovaného obvodu (21) fázového řízení a současně na vstup akčního členu (32) řízeného technologického procesu (33), a že výstup akčního členu (32) řízeného technologického procesu (33) je připojen na šestý vstup (h) integrovaného obvodu (21) fázového řízení a současně na vstupní svorku (Y) střídavého napájecího napětí, přičemž řídicí elektroda triaku (31) je připojena přes ochranný odpor (28) na sedmou svorku Cg) integrovaného obvodu (21) fázového řízení, a že osmá a devátá svorka (b, i) integrovaného obvodu (21) fázového řízení jsou spojeny pře® zpětnovazební odpor* (16), přičemž zpětnovazební výstup řízeného technologického procesu (33) je připojen na vstup řídicího mikroprocesorového systému (6) přes obvod (34) galvanického oddělení, a že řídicí výstup z mikroprocesorového řídicího systému (6) je připojen na vstup řízení vyrovnávací paměti (7)*