CS225702B1 - Zařízení k výběru znaku na alfanumerické display), zejména logických analyzátorů - Google Patents
Zařízení k výběru znaku na alfanumerické display), zejména logických analyzátorů Download PDFInfo
- Publication number
- CS225702B1 CS225702B1 CS795920A CS592079A CS225702B1 CS 225702 B1 CS225702 B1 CS 225702B1 CS 795920 A CS795920 A CS 795920A CS 592079 A CS592079 A CS 592079A CS 225702 B1 CS225702 B1 CS 225702B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- character
- input
- outputs
- inputs
- output
- Prior art date
Links
Landscapes
- Position Input By Displaying (AREA)
Abstract
Vynález řeší zařiženi, které umožňuje optický výběr zvoleného znaku ze zobrazeného alfanumerického, numerického nebo symbolického textu, jeho následné zapamatováni a případnou změnu. Řešení se dosahuje zpětnovazebním spojením výstupu q-slovné hlavní paměti, do které se ukládají zobrazované údaje, se vstupem této pamětí přes multiplexer přepínajícím zobrazované znaky, přes řízený dekodér pro změnu znaku, přes jednoslovnou posuvnou vyrovnávací pamět, přes výkonové obvody a přes vodiče obousměrné vnitřní sběrnice. Jako identifikátoru znaku na dispayi je použito světelné pero, které operátor nasměruje na zvolený znak a tlačítkem provede eventuální změnu.
Description
(54) Zařízení k výběru znaku na alfanumerické display), zejména logických analyzátorů
Vynález řeší zařiženi, které umožňuje optický výběr zvoleného znaku ze zobrazeného alfanumerického, numerického nebo symbolického textu, jeho následné zapamatováni a případnou změnu.
Řešení se dosahuje zpětnovazebním spojením výstupu q-slovné hlavní paměti, do které se ukládají zobrazované údaje, se vstupem této pamětí přes multiplexer přepínajícím zobrazované znaky, přes řízený dekodér pro změnu znaku, přes jednoslovnou posuvnou vyrovnávací pamět, přes výkonové obvody a přes vodiče obousměrné vnitřní sběrnice. Jako identifikátoru znaku na dispayi je použito světelné pero, které operátor nasměruje na zvolený znak a tlačítkem provede eventuální změnu.
225 702
Vynález se týká zařízení k výběru znaku na alfanumerické display!, zejména'logických analyzátorů vybavených q-slovnou hlavní pamětí, v níž se ukládají zobrazované a event, i další údaje, který umožňuje přesný optický výběr zvoleného znaku ze zobrazeného alfanumerického, numerického či symbolického textu, jeho následné zapamatování a případnou změnu.
Dosavadní alfanumerické displaye pracují při manipulaci s jednotlivými znaky bu5 s pouhou adresací zvoleného znaku z klávesnice, nebo se značkami tak zvané kurzory, ovládanými opět z klávesnice, pomocí nichž se adresové údaje vyhledávají poloautomaticky.
V obou těchto případech musí obsluha zařízení s takto vybavenou displayí pracovat s klávesnicí a nejkomplexnějšího lidského vnímání, vnímání zrakem, užívat pouze ke kontrole správnosti manipulace s klávesnicí, která je zdlouhavá, protože se při ní naprosto nevyužívá obratnosti lidské ruky a dokonalé koordinace pohybů lidské ruky pomocí zraku.
Tuto nevýhodu odstraňuje zařízení k výběru znaku na alfanumetrické displai zejména logických analyzátorů podle vynálezu, jehož podstata spočívá v tom, že výstupy q-slovné hlavní paměti jsou připojeny na signálové vstupy multiplexeru, jehož g výstupů je připojeno na signálové vstupy p-vstupového řízeného dekodéru pro změnu znaku, jehož řídicí vstupy jsou připojeny na výstupy obvodu požadované změny znaku, přičemž tento obvod je svým řídicím vstupem připojen na výstup koincidenčního obvodu výběru znaku, signálové výstupy p-vstupového řízení dekodéru pro změnu znaku jsou připojeny na odpovídající vodiče sérioparalelního vstupu jednoslovné vyrovnávací paměti, přičemž n vodičů tvořících její paralelní výstup je přes skupinu výstupních výkonových hradel, přes signálové vodiče vnitřní sběrnice a přes skupinu vzorkovacích hradel připojeno zpět na vstupy q-slovné hlavní paměti.
Výhoda zařízení podle vynálezu spočívá v tom, že jakožto identifikátoru zvoleného znaku na alfanumerické displayi, na níž je zobrazena určená část obsahu q-slovné hlavní paměti zařízení, např. logického analyzátoru, lze použít optoelektrického snímače tak zvaného světelného pera, u něhož manipulace při výběru Zvoleného znaku spočívá v tom, že se tubus světelného pera namíří na zvolený znak na displayi, který se pro kontrolu a správnou orientaci obsluhy rozsvítí zvýšeným jasem. Tohoto jasu lze s výhodou využít k vytvoření kladné zpětné vazby signálu z optoelektrického snímače a ke snížení úrovně poruch.
Vynález je déle podrobně popsán s odkazem na připojené výkresy, kde obr. 1 představuje blokové schéma zařízení podle vynálezu obr. 2a představuje příklad provedení mechanického uspořádání identifikátoru, tzv. světelného pera a obr. 2b představuje příklad zapojení elektronických obvodů umístěných v tubusu světelného pera.
Na obr. 1 je znázorněno blokové schéma zařízení podle vynálezu, kde obousměrná vnitřní sběrnice 01 tvořená n signálovými vodiči 001 . 002. ... OOn. mezi nimiž je alespoň jeden synchronizační vodič OOs, je zásadně určena pro spojení po jednotlivých vodičích se zařízením, nadřazeným q-slovné hlavní paměti 11 a z této sběrnice přicházejí údaje přes skupinu 10 vzorkovacích hradel se signálovými vstupy 101. 102. ... 10n. na něž jsou připojeny signálové vodiče 001. 002. ... 00η. na signálové vstupy 111. 112. ... 11 n q-slovné hlavní paměti 1 1 . Výstupy q-slovné hlavní paměti 11 jsou připojeny na signálové vstupy 161. 162. ... 16n multiplexeru 16. ve kterém se n vstupních vodičů postupně přepíná do skupiny £ vodičů, náležejících jednotlivým, na displayi zdánlivě současně zobrazovaným znakům; Tyto vodiče jsou připojeny na signálové vstupy 181. 182. ... 18p p-vstupového řízeného dekodéru 18 pro změnu znaku. Teprve výstupy tohoto dekodéru 18 jsou připojeny na jednotlivé vstupy 051, 052. ... 05p sérioparalelního vstupu (pokud p = 1, pak čistě sériového) jednoslovné vyrovnávací paměti 1 5. o kapacitě £ bitů, tj. pro celou šířku slova přenášených po vnitřní sběrnici 01 a ukládaných ve q-slovné hlavní paměti 1 1 . Výstupy jednoslovné vyrovnávací paměti 15 jsou připojeny paralelně na signálové vstupy 201. 202.
... 20n skupiny 20 výstupních výkonových hradel, jejichž třístavové výstupy jsou připojeny na odpovídající vodiče 001 . 002. ... OOn obousměrné vnitřní sběrnice.01. Adresové vstupy 011 . 002, ... Oj_k q-slovné hlavní paměti 11 jsou připojeny na výstup přepínače 12 čítačů adres, který má dvoje vstupy, z nichž na první je zapojen výstup čítače 13 adres pro záznam, na druhý výstup čítače 14 adres pro čtení. Na ovládací obvody 31 je připojen předně vstupní vodič od ovládacích prvků, určených pro přednastavení čítačů 13 adres pro záznam a dále synchronizační vodič OOs z vnitřní sběrnice 01 .
Další jednovodičový výstup ovládacího obvodu 31 je spojen se společným vstupem 100. skupiny 10 vzorkovacích hradel a obdobně další výstup ovládacího obvodu 12 je spojen se společným řídicím vstupem 2Q0. skupiny 20 výstupních výkonových hradel.
Řídicí vstupy 061. 062. ... 06m multiplexeru 16 jsou připojeny na m-vodičový výstup čítače 21 znaků, který je řízen volně běžícím přesným, např-Sklad krystalovým, oscilátorem 21 θ j ehož m-vodičový výstup je dále připojen na vstupy 221 . 222 ... 22m generátoru 22 polohy znaku, který vytváří vodorovnou a svislou složku 22x. 22v polohy znaku, dále na signálové vstupy 281, 282. ... 28m skupiny 28 hradel výběru znaku a na signálové vstupy 311 . 312, ... JJ_m koincidenčního obvodu 30 výběru znaku.
Výstup multiplexeru 16 o £ vodičích je připojen též na vstupy 191 . 192. <.. 1 9p generátoru 19 tvaru znaku, který vytváří vodorovnou a svislou složku 19x a 19v tvaru znaku. Tyto složky se v součtových zesilovačích 24 a 25 slučují se složkami 22x a 22v polohy znaku a výsledná vodorovná složka 24x a svislá složka 25v jsou připojeny na vodorovný vstup x a svislý vstup χ displaye 27.
Na společný řídicí vstup 280 alipiny 28 hradel výběru znaku je připojen výstup z identifikátoru 11 znaku, vyznačeného v příkladu blokového schématu obvodu na obr. 1 jako světelné pero. Výstupy jednotlivých hradel skupiny 28 jsou připojeny na jednotlivé vodiče 291, 292. ... 29m paralelního m-vodičového vstupu jednoslovné paměti 29 vybraného znaku. Výstupy náležející jednotlivým bitům m-bitového slova uloženého v paměti 29 vybraného znaku jsou spojeny s odpovídajícími vstupy 301 . 302. ... 30m koincidenčního obvodu JO. výběru znaku.
Jediný výstupní vodič tohoto obvodu je spojen se vstupem Z. pro modulaci jasu displaye 27 a kromě toho je připojen na vstup 350 obvodu 35 požadované změny znaku, vybaveného spojením s ovládacími prvky 351. nebol obdobně jako výběr, tak i eventuální změnu znaku provádí obsluha. Výstupy obvodu 35 požadované změny znaku jsou připojeny na řídicí vstupy 081, 082, ... 08r p-vstupového řízeného dekodéru 18 pro změnu znaku.
Na obr. 2 je vyznačem příklad provedení identifikátoru 36 znaku, řešeného optoelektronicky jako světelné pero.
Na obr. 2a je uveden příklad mechanického uspořádání světelného pera. Jeho součásti jsou umístěny v tubusu 360, v přední části (na obr. 2a vlevo) otevřeného, v jehož ose je umístěn objektiv 38. V ohnisku objektivu 38 je umístěn mikroobjektiv fototranzistoru 37. například fototranzistor typu KP 101, jehož vývody jsou připojeny na vstup elektroniky, umístěné v zadní části tubusu. Kromě ní je v tubusu umístěno tlačítko 70 výběru znaku a tlačítko 351. kterým operátor provádí eventuální změnu vybraného znaku.
Na obr. 2b je uveden příklad zapojení elektronických obvodů umístěných v tubusu 360 světelného pera. Fototranzistor 37 je svým emitorem připojen na bázi tranzistoru T1 a svým kolektorem na kolektor tranzistoru TI a bázi tranzistoru T2 předzesilovaěe 39. přičemž tranzistor T2 spolu s kondenzátorem C41 spojeným s jeho emitorem a dále s odporem R41 připojeným na součtovém vstupu 43 operačního zesilovače 40 tvoří derivační obvod. Výstup operačního zesilovače 40 je spojen se součtovým vstupem 53 komparátoru JO.» jehož rozdílo225702 vý vstup 52 je připojen na nastavitelný dělič, složený z dvojice pevných odporů R51 a R52 a z nastavitelného odporu R53. který je připojen na zdroj napájecího napětí, a jímž lze nastavit rozhodovací úroveň komparátoru vzhledem k charakteristice fototranzistoru ϋ, jasu displaye 27 a event. rušivým signálům z okolí. Výstup 56 komparátoru 50 je připojen na vstup hradla 60. jehož druhý vstup je spojen s tlačítkem 70 výběru znaku. Teprve operátorem odsouhlasený impuls pro výběr znaku je přiveden z výstupu hradle 60 na společný řídicí vstup 280 skupiny 28 hradel výběru znaku.
Popsaný systém je použitelný u obrazovkových displayí s tak zvaným vektorovým způsobem vytváření znaku, dále u polovodičových displayí, u nichž se celé jednotlivé znaky vytvářejí najednou a zobrazují postupně bez ohledu ne rozsah e geometrickou velikost těchto displayí.
Claims (3)
- PŘEDMĚT VYNÁLEZU1. Zařízení k výběru znaku na alfanumerické displayi zejména logických analyzátorů, vybavených q-slovnou hlavní pamětí, v níž se ukládají zobrazované a event. i dalěí údaje, vyznačující se tím, že výstupy q-slovné hlavní paměti (11) jsou připojeny na signálové vstupy (161, 162, ... 16n) multiplexeru (16), jehož výstupů je připojeno na signálové vstupy (181-, 182, ...18p) p-vstupového řízeného dekodéru (18) pro změnu znaku, jehož řídicí vstupy (081, 082, ... 08r) jsou připojeny na výstupy obvodu (35) požadované změny znaku, přičemž tento obvod (35) je svým řídicím vstupem (350) připojen na výstup koincidenčního obvodu (30) výběru znaku, signálové výstupy p-vstupového řízeného dekodéru (18) pro změnu znaku jsou připojeny na odpovídající vodiče (050, 051, ... 05p) sérioparalelního vstupu jednoslovně vyrovnávací paměti (15), přičemž n vodičů, tvořících její paralelní výstup je přes skupinu (20) výstupních výkonových hradel (201, 202, ... 20n), přes signálové vodiče (001, 002, ...00η) vnitřní sběrnice ( 01) a přes skupinu (10) vzorkovacích hradel (101, 102, ... 10n) připojeno zpět na vstupy (111, 112, ...lín) q-slovné hlavní paměti (11).
- 2. Zařízení podle bodu 1, vyznačující se tím, že jedna m-tice vstupů (311, 312, ... 31m) koincidenčního obvodu (30) výběru znaku je přímo spojena s výstupy čítače (21) znaků, zatímco jeho druhá m-tice vstupů je připojena ne výstupy paměti (29) vybraného znaku, jejíž vstupy (29', 292, ... 29m) jsou připojeny na výstupy jednotlivých hradel skupiny (28) hradel výběru znaku, jejichž jednotlivé signálové vstupy (281, 282, ...28m) jsou připojeny (281, 282, ... 28m) jsou připojeny na jednotlivé výstupy čítače (21) znaků a jejichž společný řídicí vstup (280) je připojen na výstupní vodič identifikátoru (36) vybraného znaku.
- 3. Zařízení podle bodu 2, u něhož Identifikátorem vybraného znaku je světelné pero, vyznačující se tím, že emiter fototranzistoru (37), ležícího v ohnisku objektivu (38) identifikátoru (36) vybraného znaku je epojen s bází tranzistoru (TI) a kolektor fototranzistoru (37) je spojen s kolektorem tranzistoru (71) as bází tranzistoru (T2), oba tyto tranzistory spolu se svými zatěžovecími odpory tvoří předzesilovač (39), který spolu s kondensátorem (C41) zapojeným mezi emiter tranzistoru (T2) na jedné straně a součtový vstup (43) operačního zesilovače (40) a odpor (R41) na druhé straně tvoří derivační obvod, přičemž výstup (46) operačního zesilovače (40) je spojen se součtovým vstupem (53) komparátoru (50), jehož rozdílový vstup (52) je připojen na nastavitelný dělič složený ze dvou pevných odporů (R51, R52) a z jednoho nastavitelného odporu (R53), který je připojen na zdroj napájecího napětí, přičemž výstup (56) komparátoru (50) je připojen na signálový vstup hradle (60), jehož řídicí vstup je spojen s tlačítkem (70) výběru znaku a jehož výstup je připojen na společný řídicí vstup (280) skupiny (28) hradel výběru znaku.2 výkresy0O1,OO2r..0Qn
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS795920A CS225702B1 (cs) | 1979-08-30 | 1979-08-30 | Zařízení k výběru znaku na alfanumerické display), zejména logických analyzátorů |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS795920A CS225702B1 (cs) | 1979-08-30 | 1979-08-30 | Zařízení k výběru znaku na alfanumerické display), zejména logických analyzátorů |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS225702B1 true CS225702B1 (cs) | 1984-02-13 |
Family
ID=5405088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS795920A CS225702B1 (cs) | 1979-08-30 | 1979-08-30 | Zařízení k výběru znaku na alfanumerické display), zejména logických analyzátorů |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS225702B1 (cs) |
-
1979
- 1979-08-30 CS CS795920A patent/CS225702B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6903761B1 (en) | Electronic endoscope system allowing accurate delay time to be set | |
| US5282234A (en) | Bi-directional shift register useful as scanning registers for active matrix displays and solid state image pick-up devices | |
| KR950010570B1 (ko) | 멀티포오트메모리 | |
| KR950010752B1 (ko) | 표시 구동 제어용 집적회로 및 표시 시스템 | |
| US4122444A (en) | Apparatus for displaying numerical value information in alternative forms | |
| KR100360148B1 (ko) | 표시용 구동장치 및 이를 사용한 액정모듈 | |
| JP3881079B2 (ja) | 半導体集積回路素子 | |
| CS225702B1 (cs) | Zařízení k výběru znaku na alfanumerické display), zejména logických analyzátorů | |
| JP4168127B2 (ja) | ユニバーサルpecl/lvds出力構成回路 | |
| US4998014A (en) | Optical coordinate-input system | |
| JPS6257191A (ja) | デイジタル信号遅延用回路装置 | |
| SE461310B (sv) | Saett och anordning foer att i en digital tidsvaeljare genomkoppla en bredbandsfoerbindelse | |
| KR890015108A (ko) | 데이타 전송 제어 시스템 | |
| US7372298B2 (en) | Chip with adjustable pinout function and method thereof | |
| KR920005607B1 (ko) | 문자 표시 장치 | |
| KR840003854A (ko) | 상호 변경 가능 인터페이스 회로장치 | |
| JP4684579B2 (ja) | シリアル通信による制御システム | |
| SU415657A1 (cs) | ||
| EP0447776A2 (en) | Programmable controller | |
| KR830002793B1 (ko) | 사진 식자기용 모니터 장치 | |
| JP3028562B2 (ja) | 表示装置 | |
| US20160085365A1 (en) | Display panel and display device using the same | |
| KR100430235B1 (ko) | 시스템보드와서브보드간의데이터전송제어회로 | |
| RU1791808C (ru) | Устройство дл ввода дискретных сигналов в электронную вычислительную машину | |
| US20070239901A1 (en) | Multiple mode communication interface for expansion device and PLC host and method for operating the same |