CS224958B1 - The connection of the video amplifier for the unit display - Google Patents
The connection of the video amplifier for the unit display Download PDFInfo
- Publication number
- CS224958B1 CS224958B1 CS190679A CS190679A CS224958B1 CS 224958 B1 CS224958 B1 CS 224958B1 CS 190679 A CS190679 A CS 190679A CS 190679 A CS190679 A CS 190679A CS 224958 B1 CS224958 B1 CS 224958B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- terminal
- transistor
- output
- supply voltage
- amplifier
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims description 6
- 230000005284 excitation Effects 0.000 claims description 5
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
Vynález se týká zapojení obrazového zesilovače pro zobrazovací jednotky, ve kterém se převádí úroveň logických signálů na impulsy o napěťové úrovni potřebné pro vybuzení obrazovky a je určen zejména pro bodové zobrazení znaků.BACKGROUND OF THE INVENTION The present invention relates to a video amplifier for display units in which the level of logic signals is converted into pulses of the voltage level required to excite the screen, and is intended in particular for point representation of characters.
Zobrazovací jednotky a bodovým zobrazením znaků a velkým množstvím současně zobrazovaných symbolů vyžaduji pro vybuzení obrazovky velmi strmé impulsy o relativně velké amplitudě.The display units and the dot representation of the characters and the large number of symbols simultaneously displayed require very steep pulses of relatively large amplitude to excite the screen.
Boužití tranzistorů a zapojení používaných v televizních přijímacích nepřináší uspokojivé výsledky. U televizních přijímačů se posuzuje linearita zesílení a šíře pásma, u zobrazovacích jednotek je primární požadavek na strmost hran a amplitudu zesilovaného impulsu. Požadovaná strmost impulsu bývá u zobrazovaných elektronek až 3x vyšší a přitom tato strmost je požadována pro plnou amplitudu impulsu. U moderních zobrazovacích jednotek bývá požadováno navíc zobrazení ve třech úrovních jasuj nulovém, normálním a zvýšeném, případně u jednotek používajících světelné pero vystupuje dodatečný požadavek na vyřazení funkce regulátoru kontrastu.The use of transistors and wiring used in television sets does not produce satisfactory results. For television receivers, the linearity of the gain and the bandwidth are assessed, for display units the primary requirement is the edge slope and amplitude of the amplified pulse. The required steepness of the pulse in the displayed tubes is up to 3 times higher, while this steepness is required for full pulse amplitude. In modern display units, it is also required to display at three levels of brightness zero, normal and elevated, or in units using a light pen there is an additional requirement to disable the function of the contrast regulator.
Zajištění všech těchto požadavků v celé Šíři regulačního rozsahu je obtížné a při použití spřažených dvou obrazových zesilovačů s rozdílným ziskem dochází k jejich vzájemnému ovlivňování. Problém je možno případně řešit jedním zesilovačem zapojeným do katody obrazovek a druhým do její mřížky. Toto řešení naráží na problém nedostatku tranzistorů typu pnp, které by byly vhodné pro buzení mřížky. Navíc obě předcházející alternativní řešení umožňují jen obtížně realizovat funkci vyřazení regulátoru kontrastu. Uvedené nedostatky jsou odstraněny zapojením podle vynálezu s minimálně dvěma, vstupy a jedním výstupem, z nichžIt is difficult to satisfy all these requirements across the full breadth of the control range, and when using two coupled image amplifiers with different gains, they interact. The problem can possibly be solved by one amplifier connected to the cathode of the screens and the other into its grid. This solution encounters the problem of lack of pnp transistors suitable for generating a grid. In addition, the two previous alternatives make it difficult to implement the contrast controller override function. Said drawbacks are overcome by a circuit according to the invention with at least two inputs and one output of which
224 958 první vstup je určen pro zobrazení informace na stínítku obra-» zovky s normálním jasem a druhý vstup pro zobrazení při zvýšeném jasu, případně třetí vstup je určen pro signál vyřazující regulaci kontrastu, jehož podstata spočívá v tom, že se skládá ze dvou tranzistorových zesilovacích stupňů zapojených na společný zatěžovací odpor, který je zapojen mezi svorku prvého napájecího napětí a kolektor výstupního tranzistoru druhého zesilovacího stupně, který je zároveň výstupem zesilovače, přičemž první tranzistor prvého zesilovacího stupně je svým kolektorem přes první odpor připojen na výstup, zatímco jeho báze je připojena na první svorku druhého napájecího napětí a emitor tvoří vstup zesilovače, kdežto báze koncového tranzistoru druhé ho zesilovacího stupně je připojena jednak přes třetí odpor na svorku prtfého napájecího napětí, jednak kolektor budícího tranzistoru, jehož emitor tvoří vstup druhého zesilovacího stupně,. přičemž emitor výstupního koncového tranzistoru druhého zesilovacího stupně je připojen přes kondenzátor k zemní svorce a současně připojen na běžec potenciometru, jehož první vývod je připojen na druhou svorku druhého napájecího napětí, kdežto jeho druhý vývod je jbřes druhý odpor připojen na svorku prvního napájecího napětí.224 958 the first input is for displaying information on the screen of a normal brightness screen and the second input for displaying at increased brightness, or the third input is for a contrast control knockout signal consisting of two transistor amplifier stages connected to a common load resistor, which is connected between the first supply voltage terminal and the collector of the output transistor of the second amplifier stage, which is also the output of the amplifier, the first transistor of the first amplifier stage through its collector connected to the output connected to the first terminal of the second supply voltage and the emitter forms the input of the amplifier, while the base of the transistor of the second amplification stage is connected via a third resistor to the terminal of the third supply voltage and the collector of the excitation transistor. boils the input of the second amplifier stage. wherein the output terminal transistor emitter of the second amplifier stage is connected via a capacitor to a ground terminal and simultaneously connected to a potentiometer slider whose first terminal is connected to a second terminal of the second supply voltage, while its second terminal is connected to the first supply terminal.
Zapojení podle vynálezu tvoří dva tranzistorové zesilovače pracující do společného zatěžovacího odporu 10. Zesilovač pro normální jas je však na tento odpor připojen přes předřádný odpor 9, který vytváří se zatěžovacím odporem 10 pevný dělič napětí. Protože první tranzistor 2 pracuje v sepnutí v saturaci je tímto děličem zároveň určena velikost výstupního napětí. Emitor koncového tranzistoru 18 druhého zesilovacího stupně je připojen na blokovací kondenzátor 20 spojený s běžcem potenciometru 21. Napětím na blokovacím kondenzátoru 20 je' možno nastavit rozkmit výstupního impulsu v rozmezí odpovídajícím rozdílu prvního a druhého napájecího napětí a rozkmitu prvního zesilovače, čehož je možno dosáhnout vhodnou volbou předřadného odporu 24. První vývod potenciometru 21 je připojen na druhou svorku Q druhého napájecího napětí, aby bylo zamezeno předpolování budícího tranzistoru 16.The circuit according to the invention consists of two transistor amplifiers operating in a common load resistor 10. However, the normal brightness amplifier is connected to this resistor via a resistor 9 which forms a fixed voltage divider with the load resistor 10. Since the first transistor 2 operates in saturation switching, the output voltage is also determined by this divider. The emitter of the second transistor 18 of the second amplifier stage is connected to the blocking capacitor 20 connected to the slider of the potentiometer 21. The voltage at the blocking capacitor 20 can be adjusted to vary the output pulse in the range corresponding to the first and second supply by selecting a series resistor 24. The first terminal of the potentiometer 21 is connected to the second terminal Q of the second supply voltage to avoid pre-polarity of the excitation transistor 16.
224 958224 958
Budící tranzistor 16 v zapojení se společnou bází má tuto připojenu k první svorce 8 druhého|napájecího napětí a je buzen do emitoru a slouží k uzavírání koncového tranzistoru .18, zatímco jeho otevřepí zabezpečuje proud tekoucí odporem 17. Tím, že vstupy prvního tranzistoru J a budícího tranzistoru 16 jsou spojeny, je umožněno pr© jejich buzení výhodně použít logických obvodů zejména s otevřeným kolektorovým výstupem, jak je ukázáno na připojeném schématu, kde jsou tyto představovány prvním a druhým invertorem 4 a 13» Pro zrychlení nástupních a sestupných hran je možno mezi výstup logického obvodu a první tranzistor J nebo budící tranzistor 16 zařadit paralelní RC člen 2, J respektive 14, 15. Protože zesilovač pro zvýšený jas vyžaduje opačnou polaritu signálu než zesilovač pro normální jas, je na druhém vstupu 2 zapojen druhý invertor 12. Mezi emitor koncového tranzistoru 18 a zemní svorku jé zapojen tranzistor 23, který při. přivedení kladného impulsu na jeho bázi je v sepnutém stavu a způsobí, že impulsy na druhý vstup 2 druhého zesilovače jsou zesilovány s maximální amplitudou a tím umožňují lepší činnost světelného pera. Dioda 19 zapojení mezi kondenzátor 20 a emitor koncového tranzistoru 18 zabraňuje vybiti kondenzátoru 20 při sepnutí třetího tranzistoru 23.The common-base excitation transistor 16 is connected to the first terminal 8 of the second supply voltage and is excited to the emitter and serves to close the transistor 18 while opening it to provide current flowing through resistor 17. By inputting the first transistor J and The excitation transistors 16 are coupled, it is possible to use advantageously logic circuits, especially with open collector output, as shown in the attached diagram, where these are represented by first and second inverters 4 and 13. the output of the logic circuit and the first transistor J or the driving transistor 16 to engage a parallel RC member 2, J and 14, 15, respectively. Since the enhanced brightness amplifier requires opposite signal polarity to the normal brightness amplifier, a second inverter 12 is connected to the second input 2. terminal 18 and ground terminal is connected transistor 23, which when. applying a positive pulse on its basis is in the closed state and causes the pulses to the second input 2 of the second amplifier to be amplified with maximum amplitude and thus allow better operation of the light pen. The diode 19 connected between the capacitor 20 and the emitter of the transistor 18 prevents the capacitor 20 from discharging when the third transistor 23 is closed.
224 958224 958
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS190679A CS224958B1 (en) | 1979-03-22 | 1979-03-22 | The connection of the video amplifier for the unit display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS190679A CS224958B1 (en) | 1979-03-22 | 1979-03-22 | The connection of the video amplifier for the unit display |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS224958B1 true CS224958B1 (en) | 1984-02-13 |
Family
ID=5354581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS190679A CS224958B1 (en) | 1979-03-22 | 1979-03-22 | The connection of the video amplifier for the unit display |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS224958B1 (en) |
-
1979
- 1979-03-22 CS CS190679A patent/CS224958B1/en unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3772533A (en) | Trapezoidal waveform generator circuit | |
| US4293875A (en) | Wide bandwidth video amplifier | |
| US2967951A (en) | Direct-coupled transistor circuit | |
| US3816744A (en) | Fast response automatic brightness control circuit for second generation image intensifier tube | |
| US3859557A (en) | High speed magnetic deflection amplifier having low-power dissipation | |
| US4182992A (en) | Pulse width modulated signal amplifier | |
| US3946275A (en) | Binary switching video amplifier | |
| US3222547A (en) | Self-balancing high speed transistorized switch driver and inverter | |
| US3562557A (en) | Complementary transistor circuit for driving an output terminal from one voltage level to another, including transistor coupling means between complementary transistors | |
| CS224958B1 (en) | The connection of the video amplifier for the unit display | |
| US4219744A (en) | DC-Coupled Schmitt trigger circuit with input impedance peaking for increasing switching speed | |
| JP3686131B2 (en) | Device for electron beam deflection | |
| JP2574844B2 (en) | Trigger circuit | |
| US3639785A (en) | Pulse generator | |
| US5039881A (en) | High speed, low power input buffer | |
| US3187197A (en) | Transistor controlled tunnel diode switching network | |
| US3911317A (en) | Current bootstrap to reduce interelectrode capacitance effect in a vacuum tube | |
| US4082964A (en) | Diode switch | |
| US4122362A (en) | Stepped pulse generator circuit | |
| EP0430653B1 (en) | Diode load ECL circuit | |
| US4414574A (en) | Video amplifier with blank stretching | |
| US3771011A (en) | Apparatus for switching inputs to a deflection system | |
| JPH075729Y2 (en) | Video signal input circuit | |
| KR910007424Y1 (en) | On-screen display circuit | |
| JP2815434B2 (en) | Output circuit device |