KR910007424Y1 - On-screen display circuit - Google Patents
On-screen display circuit Download PDFInfo
- Publication number
- KR910007424Y1 KR910007424Y1 KR2019880003371U KR880003371U KR910007424Y1 KR 910007424 Y1 KR910007424 Y1 KR 910007424Y1 KR 2019880003371 U KR2019880003371 U KR 2019880003371U KR 880003371 U KR880003371 U KR 880003371U KR 910007424 Y1 KR910007424 Y1 KR 910007424Y1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- transistor
- level
- screen
- screen display
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/12—Picture reproducers
- H04N9/16—Picture reproducers using cathode ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
내용 없음.No content.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
제3도는 제2도 각부의 동작파형.3 is an operating waveform of each part of FIG.
제4도는 온스크린 표시의 일실시예도.4 illustrates one embodiment of an on-screen display.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 온스크린 전용회로 R1-R15 : 저항10: dedicated screen for R1-R15: resistance
C1 : 캐패시터 Q1-Q8 : 트랜지스터C1: Capacitor Q1-Q8: Transistor
본 고안은 칼러 텔리비젼의 온 스크린 표시회로에 관한 것으로서, 특히, 온 스크린 블랭킹 신호발생시 텔리비젼의 휘도 신호를 차단하고 간단한 회로로 블랭킹 신호의 폭을 조정한 온 스크린 블랭킹 신호를 발생하는 동시에 온 스크린 회로에 발생하는 색 신호 전류로 CRT의 색 신호 스위칭 소자를 직접 구동할수 있는 회로에 관한 것이다.The present invention relates to an on-screen display circuit of a color television. In particular, when an on-screen blanking signal is generated, the present invention cuts off the luminance signal of the television and generates an on-screen blanking signal in which the width of the blanking signal is adjusted with a simple circuit. The present invention relates to a circuit capable of directly driving a color signal switching element of a CRT with the generated color signal current.
일반적으로 칼러 텔리비젼에서 온 스크린 표시는 제4도의 (401)과 같은 CRT(cathod-Ray-Tube)의 임의 영역에 제3도의 (402)와 같이 온 스크린(ON screen)표시를 실행하고 있다. 그런데 상기 제3도의 (402)와 같이 온 스크린 표시를 위하여 표시 글자(404)의 주위는 (403)과 같이 블랭킹(blanking)영역을 두고 있다.In general, an on-screen display in color television performs an ON screen display as shown in (402) in FIG. 3 in an arbitrary region of a cathod-ray-tube (CRT) such as (401) in FIG. However, for the on-screen display as shown in 402 of FIG. 3, a blanking area is provided around the display letter 404 as shown in 403.
상기와 같이 온 스크린 표시를 실행하기 위하여 종래에는 직접회로인 온 스크린 전용 회로(100)를 이용하여 제1도와 같이 구성된 회로를 사용하여 왔다. 상기 구성에 따른 종래의 온 스크린 표시과정을 살펴보면 상기 온 스크린 전용회로(100)의 블랭크 신호(VBLK)가 "하이"신호일때 이 신호가 내즈게이트(G1)을 통해 "로우"신호로 제1반전하여 트랜지스터(Q21)의 베이스에 인가되며, 이때 트랜지스터(Q21)는 턴오프 상태가 되어 컬레터단으로 제2반전한 "하이"신호를 출력한다. 상기 트랜지스터(Q21)의 컬렉터의 제2전원(VCC)에 다이오드(D22)가 턴온되어 PNP형 트랜지스터(Q22)의 베이스에 "하이"신호를 인가하므로 트랜지스터(Q22)도 턴오프 상태가 되며, 다이오드(D23)는 턴온 상태가 된다. 따라서 노드점(가)의 전위는 "하이"상태가 되어 텔리비젼의 휘도 신호(-Y)의 통로를 차단하고 PNP형 트랜지스터(Q23)를 턴오프 시키며, 트랜지스터(Q23)의 이미터단으로 온 스크린 표시를 하기위한 "하이" 상태의 온스크린 블랭킹 신호(Y)를 출력한다.In order to perform the on-screen display as described above, a circuit constructed as shown in FIG. 1 has been conventionally used by using the on-screen exclusive circuit 100 which is an integrated circuit. Referring to the conventional on-screen display process according to the above configuration, when the blank signal (V BLK ) of the on-screen dedicated circuit 100 is a "high" signal, the signal is a "low" signal through the Nazgate G1. It is inverted and applied to the base of the transistor Q21. At this time, the transistor Q21 is turned off and outputs the second inverted "high" signal to the collector stage. Since the diode D22 is turned on to the second power supply VCC of the collector of the transistor Q21 to apply a "high" signal to the base of the PNP type transistor Q22, the transistor Q22 is also turned off. D23 is turned on. Therefore, the potential of the node point A becomes "high" to cut off the path of the luminance signal (-Y) of the television, turn off the PNP-type transistor Q23, and display on-screen to the emitter end of the transistor Q23. Outputs an on-screen blanking signal Y in a " high " state.
또한 상기 온스크린 전용회로(100)의 블랭크 신호(VBLK)가 "하이"신호일시 노드점(나)(다)(라)의 전위는 "하이"상태이며, 이 전위가 낸드게이트(G2-G4)의 일측단으로 인가된다. 이때 상기 온스크린 전용회로(100)의 색신호(VB,VG,VR)중 "하이"상태의 임의의 색신호를 상기 낸드게이트(G2-G4)의 나머지 일측단에 인가하면, 해당 색신호를 입력하게 되는 낸드게이트(G2-G4)는 상기 블랭크 신호(VBLK)와 수신 색신호를 각각 부논리곱하여 CRT측의 구동 트랜지스터(drive Transistor : Q24-Q26)의 이미터단에 각각 인가된다.In addition, the potential of the node point (b) (d) (d) when the blank signal V BLK of the on-screen dedicated circuit 100 is the "high" signal is "high" and this potential is the NAND gate G2-. It is applied to one side end of G4). In this case, when applied to the rest of the one end of the on-screen-only circuit 100 color signals (V B, V G, V R) of the "high" optionally NAND gates (G2-G4) above a color signal of the state of the color signals The NAND gates G2-G4 to be input are negatively multiplied by the blank signal V BLK and the received color signal, respectively, and applied to the emitter terminals of the drive transistors Q24 to Q26 on the CRT side.
즉, 온스크린 블랭킹 시간중 상기 온스크린 전용회로(100)에서 임의의 색신호(VB,VG,VR)를 출력하면, CRT의 해당 구동 트랜지스터(Q24-Q26)의 이미터 전위가 로우 상태가 되므로 상기 구동 트랜지스터(Q24-Q26)가 턴온되며, 이로 인해 해당 구동 트랜지스터(Q24-Q26)의 컬렉터 단으로는 해당 색신호를 온스크린 표시신호를 인가하게 되는 것이다.That is, when an arbitrary color signal VB, VG, or VR is output from the on-screen blanking circuit 100 during the on-screen blanking time, the emitter potential of the corresponding driving transistors Q24-Q26 of the CRT becomes low. The driving transistors Q24-Q26 are turned on, and thus, the collector terminal of the driving transistors Q24-Q26 applies the color signal to the on-screen display signal.
여기서 캐패시터(C27-C29)는 잡음제거용, 저항(R32-R34)은 전류제한용 및 다이오드(D4-D6)은 트랜지스터(Q24-Q26)보호용이다.The capacitors C27-C29 are used for noise reduction, the resistors R32-R34 are for current limiting, and the diodes D4-D6 are for protecting the transistors Q24-Q26.
이때 상기 온스크린 전용회로(100)의 블랭크 신호(VBLK)신호를 "로우"로 하면, 낸드게이트(G1)에 의해 TTL레벨의 5V로 신호인 제1전원의 "하이"신호로 반전하여 트랜지스터(Q21)를 턴온시킨다. 여기서 상기 제1전원은 TTL레벨의 전원을 의미한다. 이때 상기 트랜지스터(Q21)가 턴온되면, 제2전원(VCC)이 상기 트랜지스터(Q21)를 통해 바이패스 되므로 컬렉터의 전위는 "로우"상태가 되며, 이로 인해 다이오드(D22)도 턴오프 상태가 되어 트랜지스터(Q22)도 턴온된다. 따라서 다이오드(D23)도 턴오프 상태가 되므로 노드점(가)의 전위가 "로우"상태가 되어 텔리비젼의 휘도 신호(-Y)가 트랜지스터(Q23)에 인가되어 온스크린 블랭킹 신호를 해제하고 텔리비젼의 휘도 신호를 출력한다.At this time, when the blank signal V BLK signal of the on-screen dedicated circuit 100 is set to "low", the transistor is inverted to the "high" signal of the first power supply, which is a signal of 5 T of the TTL level by the NAND gate G1. Turn on (Q21). Here, the first power source means a power source having a TTL level. At this time, when the transistor Q21 is turned on, since the second power supply VCC is bypassed through the transistor Q21, the potential of the collector is “low”, and thus the diode D22 is also turned off. Transistor Q22 is also turned on. Therefore, since the diode D23 is also turned off, the potential of the node point A becomes "low", and the luminance signal (-Y) of the television is applied to the transistor Q23 to release the on-screen blanking signal and Output the luminance signal.
또한 상기 블랭크 신호(VBLK)가 로우 신호로 발생되면, 노드점(나,다,라)의 전위도 "로우"상태가 되므로, 상기 낸드게이트(G2-G4)의 출력은 색신호(VB,VG,VR)의 출력에 관계없이 "하이"신호가 되어 각 구동 트랜지스터(Q24-Q26)의 이미터에 인가되므로, 구동 트랜지스터(Q24-Q26)는 턴오프 상태를 유지한다. 따라서 온스크린 표시를 위한 색신호(VB,VG,VR)의 통로가 차단된다.In addition, when the blank signal V BLK is generated as a low signal, the potential of the node point (b, d, d) is also in a low state, and thus the output of the NAND gates G2-G4 is the color signal V B, Regardless of the output of V G and V R , it becomes a "high" signal and is applied to the emitters of the respective driving transistors Q24-Q26, so that the driving transistors Q24-Q26 maintain the turn-off state. Therefore, the path of the color signals V B, V G, V R for the on-screen display is blocked.
상기와 같은 종래의 온 스크린 표시 회로는 TTL레벨의 제1전원을 사용하여 공급 전원(VCC)의 제2전원으로 레벨 쉬프트(level shift)하므로서 두가지의 전원을 사용하여야 했으며, 온스크린 블랭킹 신호를 발생하기 위하여 세번의 반전 천이 동작{온스크린 전용회로(100)의 출력→낸드게이트(G1)→트랜지스터(Q21-Q22)}을 수행하며 이에 따른 스피드 업(speed up)을 위해 캐패시터(C21-C23), 다이오드(D21-D23)및 쇼트키트랜지스터등을 사용하여야 했고, 구동 트랜지스터(Q24-Q26)에 이미커 구동 방식을 사용하므로 구동 트랜지스터(Q24-Q26)의 각 이미터에 충분한 구동전류(drive current)를 만족시키기 위하여 낸드게이트(G2-G4)를 사용했으므로 많은 부품들에 의해 구성이 복잡해지고 원가가 상승되는 문제점 등의 있었다.The conventional on-screen display circuit as described above has to use two power sources by level shifting to the second power supply of the supply power supply (VCC) using the first power supply of the TTL level, and generates an on-screen blanking signal. In order to perform three inversion transition operations (output of the on-screen dedicated circuit 100 → NAND gate G1 → transistor Q21-Q22), the capacitor C21-C23 is used for speed up. , Diodes (D21-D23), Schottky transistors, etc. should be used, and since the imager driving method is used for the driving transistors Q24-Q26, sufficient drive current for each emitter of the driving transistors Q24-Q26 Since the NAND gate (G2-G4) was used to satisfy), the configuration was complicated by many components and the cost was increased.
따라서 본 고안의 목적은 온 스크린 표시회로에 있어서 온스크린 전용회로의 신호를 직접 이용하여 전원을 레벨 쉬프트시켜 온스크린 블랭킹 신호를 발생할수 있는 회로를 제공함에 있다.Accordingly, an object of the present invention is to provide a circuit capable of generating an on-screen blanking signal by level shifting a power by directly using a signal of an on-screen dedicated circuit in an on-screen display circuit.
본 고안의 다른 목적은 CRT의 구동 트랜지스터를 베이스 드라이브 방식으로 하여 온스크린 색신호 구동하수 있는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit capable of driving an on-screen color signal by using a drive transistor of a CRT as a base drive method.
이하 본 고안을 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the drawings.
제2도는 본 고안의 일실시예에 대한 구체회로도로서 온스크린 전용회로(10)와, 저항(R1-R6), 캐패시터(C1)및 트랜지스터(Q1-Q3)로 구성되어 상기 온스크린 전용회로(10)의 블랭크 신호(VBLK)에 의해 직접 스위칭되어 블랭킹 신호의 통로를 형성하며 블랭킹 폭을 결정하여 이 수위칭 신호에 의해 소정의전원으로 레벨 쉬프트된 온스크린 블랭킹 신호를 발생하는 레벨 변환부(20)와, 저항(R7-R9), 및 트랜지스터(Q4-Q5)로 구성되어 상기 블랭킹 신호에 의해 스위칭 되어 텔리비젼의 휘도 신호(-Y)를 막고 온 스크린 블랭킹 신호를 출력하는 휘도 신호 스위치부(30)와, 저항(R10-R15)및 트랜지스터(Q6-Q8)로 구성되어 상기 온스크린 전용회로(10)의 색신호(B,G,R)전류에 의해 직접 구동되어 온스크린 색신호의 통로를 스위칭하는 색신호 스위치부(40)로 구성된다.FIG. 2 is a detailed circuit diagram of an embodiment of the present invention and includes an on-screen dedicated circuit 10, a resistor R1-R6, a capacitor C1, and a transistor Q1-Q3. A level converting unit which is directly switched by the blank signal V BLK of 10) to form a path of the blanking signal and determines a blanking width to generate an on-screen blanking signal level-shifted to a predetermined power supply by the leveling signal ( A luminance signal switch unit composed of resistors R7-R9 and transistors Q4-Q5 and switched by the blanking signal to block the luminance signal (-Y) of the television and output an on-screen blanking signal ( 30, and resistors R10-R15 and transistors Q6-Q8, which are directly driven by the color signal (B, G, R) currents of the on-screen dedicated circuit 10 to switch the path of the on-screen color signal. It consists of a color signal switch 40.
제3도는 상기 제2도 각부의 동작 파형도로서, (3A)는 블랭크 신호(VBLK)의 파형도이며, (3B)는 휘도신호(-Y)의 파형도이고, (3C)는 휘도신호(Y)의 파형도이며, (3D)는 VR신의 파형도이며, (3E)는 VG신호의 파형도이며, (3F)는 VB의 파형도이다.FIG. 3 is an operational waveform diagram of each part of FIG. 2, (3A) is a waveform diagram of a blank signal V BLK , (3B) is a waveform diagram of a luminance signal (-Y), and (3C) is a luminance signal. waveform and, (3D) of (Y) is also God V R wave, (3E) is a waveform of the signal V G, (3F) is a waveform of the V B.
또한 CRT상에 표시되는 온스크린 표시영역은 상기의 제4도와 동일하며, 참조부호 또한 동일하다.In addition, the on-screen display area displayed on the CRT is the same as in FIG. 4, and the reference numerals are the same.
상술한 구성에 의거 본 고안을 제2도-제4도를 참조하여 상세히 설명한다.Based on the above-described configuration, the present invention will be described in detail with reference to FIGS.
먼저 온스크린 블랭킹 신호의 발생과정을 설명한다.First, the generation process of the on-screen blanking signal will be described.
온스크린 전용회로(10)에서 블랭크 신호(VBLK)를 (3A)와 같이 "하이"신호로 출력하면 PNP형 트랜지스터(Q1)가 턴오프된다. 상기 트랜지스터(Q1)가 턴오프되면, 이미터 측이 "하이"상태가 되어 트랜지스터(Q2)도 턴오프 상태가 되므로 트랜지스터(Q2)의 컬렉터단으로는 "하이"상태 신호가 출력되어 트랜지스터(Q3)를 온시킨다.When the blank signal V BLK is output as a "high" signal in the on-screen dedicated circuit 10 as in (3A), the PNP transistor Q1 is turned off. When the transistor Q1 is turned off, the emitter side is in a "high" state and the transistor Q2 is also in a turn-off state. Therefore, a "high" state signal is output to the collector terminal of the transistor Q2 and the transistor Q3. Turn on).
이때 상기 트랜지스터(Q3)와 턴온되면, TTL레벨의 전원이 제2전원(Vcc)으로 레벨 쉬프트되며, 이로 인해 노드점(ㄱ)의 전위는 제2전원(Vcc) 레벨의 "하이"상태로 발생된다. 즉, 이는 온스크린 전용회로(10)가 제1전원인 TTL레벨(5V)의 "하이"신호를 출력하면, 레벨 변환부(20)에서 제2전원(Vcc)의 12V로 레벨을 변환하게 된다.At this time, when the transistor Q3 is turned on, the power of the TTL level is shifted level to the second power supply Vcc, whereby the potential of the node point a occurs in the "high" state of the second power supply Vcc level. do. That is, when the on-screen dedicated circuit 10 outputs a "high" signal of the TTL level 5V, which is the first power source, the level converter 20 converts the level to 12V of the second power source Vcc. .
상기 노드점(ㄱ)의 상태가 "하이"레벨 상태가 되면, 트랜지스터(Q4)의 이미터 단으로 제2전원(Vcc) 레벨이 인가되어 상기 트랜지스터(Q4)는 턴오프 상태가 되며, 이로 인해 PNP형 트랜지스터(Q5)도 턴오프 상태가 되어(3B)와 같이 발생되는 텔리비젼의 휘도 신호(-Y)의 인가를 막게된다.When the state of the node point a becomes a "high" level state, the second power supply level Vcc is applied to the emitter terminal of the transistor Q4 so that the transistor Q4 is turned off, thereby The PNP transistor Q5 is also turned off (3B) to prevent the application of the luminance signal (-Y) of the television generated as shown in 3B.
따라서 상기 제2전원(VCC)이 트랜지스터(Q5)의 이미터단으로 발생되어(3c)와 같이 온스크린 표시를 하기 위한 블랭킹 신호인 "하이"신호를 출력한다. 이때 노드점(ㄱ)의 출력상태는 (3C)와 같은 휘도신호(Y)의 출력상태와 동일하게 나타난다.Accordingly, the second power supply VCC is generated at the emitter terminal of the transistor Q5 (3c) and outputs a "high" signal, which is a blanking signal for on-screen display as shown in 3c. At this time, the output state of the node point a is the same as the output state of the luminance signal Y as shown in (3C).
이때 상기 온스크린 전용회로(10)의 색신호(VR,VG,VB)들이 각각 (3D), (3E), (3F)와 같이 출력되어 저항(R10-R12)를 통해 트랜지스터(Q6-Q8)의 베이스단으로 인가되어, 상기 블랭크 신호(VBLK)주기에서 온스크린 표시를 하기위한 색신호를 선택한다. 즉, 상기 트랜지스터(Q6-Q8)는 CRT(401)상에서 온스크린 표시영역(402)에 표시하기 위한 문자의 색신호를 구동하기 위한 통로를 형성하는데, 트랜지스터(Q6)는 청색(BLUE : B)을, 트랜지스터(Q7)는 녹색(Green : G)을 트랜지스터(Q8)는 적색(Read : R)의 통로를 구동한다. 그러면 CRT(401)에서는 상기 색신호(VR,VG,VB)를 믹싱하여 온스크린 표시문자의 색을 결정하게 된다.At this time, the color signals V R, V G, and V B of the on-screen dedicated circuit 10 are outputted as 3D, 3E, and 3F, respectively, and the transistors Q6 through the resistors R10-R12. And a color signal for on-screen display in the blank signal (V BLK ) period. That is, the transistors Q6-Q8 form a passage for driving a color signal of a character to be displayed on the on-screen display area 402 on the CRT 401. The transistor Q6 is formed of blue (BLUE: B). Transistor Q7 drives green (G) and transistor Q8 drives red (Read: R). The CRT 401 then mixes the color signals V R, V G, V B to determine the color of the on-screen display characters.
상술한 온스크린 블랭킹 신호의 발생과정에서, 온스크린 전용회로(10)의 블랭크 신호(VBLK)에 의해 트랜지스터(Q1-Q2)가 직접 "오프"스위칭(제1스위칭)되며, 저항(R5-R6)에 의해 바이어스 조정되어 블랭킹 신호의 폭을 조정할 수 있고, 이 신호에 의해 트랜지스터(Q3)가 "온"스위칭(제2스위칭)되어 제2전원(VCC)으로 레벨 쉬프트 된 블랭킹 신호를 발생한다. 그러므로 블랭크 신호(VBLK) 발생시, 이 신호(VBLK)에 의해 직접 스위칭하고 신호를 반전하는 단계 및 레벨 쉬프트 단계를 줄여 스피드업에 필요한 부품을 대폭 삭감할수 있다. 상기 블랭킹 신호에 의해 제4및 제5스위칭 소자인 트랜지스터(Q4~Q5)가 "오프"스위칭되어 텔리비젼의 휘도 신호(-Y)를 막고 제2전원(VCC)에 의한 온스크린 블랭킹신호를 발생한다.In the process of generating the on-screen blanking signal described above, the transistors Q1-Q2 are directly " off " switched (first switching) by the blank signal V BLK of the on-screen dedicated circuit 10 and the resistor R5-. Biased by R6) to adjust the width of the blanking signal, whereby transistor Q3 is " on " switched (second switch) to generate a blanking signal level shifted to the second power supply VCC. . Therefore, when the blank signal V BLK is generated, it is possible to drastically reduce the parts necessary for speed-up by directly switching and inverting the signal and level shifting step by the signal V BLK . The fourth and fifth switching elements transistors Q4 to Q5 are " off " switched by the blanking signal to block the luminance signal (-Y) of the television and generate an on-screen blanking signal by the second power supply VCC. .
두번째로 온스크린 표시의 해제 과정을 살펴본다.Second, we look at how to turn off the on-screen display.
상기 온스크린 전용회로(10)의 블랭크 신호(VBLK)가 (3A)와 같이 "로우"신호로 천이되면 PNP형인 트랜지스터(Q1)가 턴온되며, 이에 따라 트랜지스터(Q2)도 바이어스 조정용 저항(R3-R4)에서 분압된 신호에 의해 턴온된다. 그러면 상기 트랜지스터(Q2)가 컬렉터 단으로 "로우"신호를 출력하므로 트랜지스터(Q3)가 턴오프 되며, 이로 인해 노드점(ㄱ)의 전위는 "로우"레벨이 되어(3B)와 같이 발생되느 텔리비젼의 쉬도신호(-Y)의 상태에 따라 트랜지스터(Q4)가 스위칭된다. 이 경우 상기 텔리비젼 휘도신호(-Y)에 의해 트랜지스터(Q5)가 스위칭되는데, 이는 온스크린 블랭킹 신호가 해제되어 (3C)와 같이 텔립젼의 휘도신호(Y)의 레벨이 출력되고 있는 상태이다.When the blank signal V BLK of the on-screen dedicated circuit 10 transitions to a "low" signal such as (3A), the transistor Q1, which is a PNP type, is turned on. Turned on by the signal divided at -R4). Then, the transistor Q2 outputs a "low" signal to the collector stage, so that the transistor Q3 is turned off, so that the potential of the node point a becomes a "low" level (3B). The transistor Q4 is switched in accordance with the state of the easy signal -Y. In this case, the transistor Q5 is switched by the television luminance signal -Y, which is a state in which the on-screen blanking signal is released and the level of the luminance signal Y of the television is output as shown in 3C.
이때 상기 온스크린 전용회로(10)에서는 (3D)(3E)(3F)와 같이 색신호(VR,VG,VB)를 출력하지 않으므로, CRT 구동 트랜지스터(Q6-Q8)는 턴오프 상태를 유지한다.In this case, since the on-screen dedicated circuit 10 does not output the color signals V R, V G, and V B like (3D), 3E, and 3F, the CRT driving transistors Q6-Q8 turn off. Keep it.
상술한 바와같이 온스크린 표시회로에서 블랭크 신호발생시, 이 신호에 의해 직접 스위칭한후 입력전원으로 레벨 쉬프트 할수 있음으로서 스피드업을 하는 모든 부품들을 절감시킬수 있으며, 블랭크의 신호의 폭을 조정하므서 원하는 폭의 블랭킹 신호를 얻을수 있다.As described above, when a blank signal is generated in the on-screen display circuit, it is possible to switch directly by this signal and then level shift to the input power supply, thereby reducing all the parts that speed up and adjusting the width of the blank signal. A blanking signal of width can be obtained.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880003371U KR910007424Y1 (en) | 1988-03-14 | 1988-03-14 | On-screen display circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019880003371U KR910007424Y1 (en) | 1988-03-14 | 1988-03-14 | On-screen display circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890020283U KR890020283U (en) | 1989-10-05 |
KR910007424Y1 true KR910007424Y1 (en) | 1991-09-26 |
Family
ID=19273177
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019880003371U KR910007424Y1 (en) | 1988-03-14 | 1988-03-14 | On-screen display circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR910007424Y1 (en) |
-
1988
- 1988-03-14 KR KR2019880003371U patent/KR910007424Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890020283U (en) | 1989-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100256885B1 (en) | Non-linear luminance signal processor responsive to average picture level of displayed image | |
KR910007424Y1 (en) | On-screen display circuit | |
KR970007479B1 (en) | Compensation circuit of background display using signal of on screen-display | |
KR900005902Y1 (en) | Ig gray image signal outputing circuit of monitor | |
US4177409A (en) | Video amplifier for displaying four or more video levels on a cathode ray tube | |
JP3237207B2 (en) | Color video display device and video signal processing circuit | |
KR920007375Y1 (en) | Circuit for dispensing letter onscreen system | |
KR910006095Y1 (en) | Luminace signal circuit | |
KR970005938B1 (en) | Circuit for eliminating smer-effect in the monitor | |
KR970005939B1 (en) | Monitor on screen display | |
KR100403496B1 (en) | Video Amplifiers and Video Display Devices | |
KR900006311Y1 (en) | Video output circuit | |
KR910006185Y1 (en) | Tv signal selection circuit | |
KR900006835Y1 (en) | Teletext chrominance out put device | |
KR880001120Y1 (en) | Inversion circuit of a video signal | |
KR910004604Y1 (en) | On-screen compensative circuit of tv | |
JP3244346B2 (en) | Switch circuit | |
KR900007856Y1 (en) | Teletext display output circuit | |
KR880000817Y1 (en) | Double brightness image processing circuit | |
KR930009874B1 (en) | Picture image signal generation circuit | |
KR920002536B1 (en) | Audio-multi mode selective circuit using pwm | |
JP3521526B2 (en) | Video blanking circuit | |
JPH0327120B2 (en) | ||
KR0149581B1 (en) | Circuit for preventing overcasting at image system | |
KR940005992Y1 (en) | Apparatus for displaying osd signal and caption signal selectively |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19980827 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |