CS224958B1 - Zapojení obrazového zesilovače pro zobrazovací jednotky - Google Patents

Description

Vynález se týká zapojení obrazového zesilovače pro zobrazovací jednotky, ve kterém se převádí úroveň logických signálů na impulsy o napěťové úrovni potřebné pro vybuzení obrazovky a je určen zejména pro bodové zobrazení znaků.

Zobrazovací jednotky a bodovým zobrazením znaků a velkým množstvím současně zobrazovaných symbolů vyžaduji pro vybuzení obrazovky velmi strmé impulsy o relativně velké amplitudě.

Boužití tranzistorů a zapojení používaných v televizních přijímacích nepřináší uspokojivé výsledky. U televizních přijímačů se posuzuje linearita zesílení a šíře pásma, u zobrazovacích jednotek je primární požadavek na strmost hran a amplitudu zesilovaného impulsu. Požadovaná strmost impulsu bývá u zobrazovaných elektronek až 3x vyšší a přitom tato strmost je požadována pro plnou amplitudu impulsu. U moderních zobrazovacích jednotek bývá požadováno navíc zobrazení ve třech úrovních jasuj nulovém, normálním a zvýšeném, případně u jednotek používajících světelné pero vystupuje dodatečný požadavek na vyřazení funkce regulátoru kontrastu.

Zajištění všech těchto požadavků v celé Šíři regulačního rozsahu je obtížné a při použití spřažených dvou obrazových zesilovačů s rozdílným ziskem dochází k jejich vzájemnému ovlivňování. Problém je možno případně řešit jedním zesilovačem zapojeným do katody obrazovek a druhým do její mřížky. Toto řešení naráží na problém nedostatku tranzistorů typu pnp, které by byly vhodné pro buzení mřížky. Navíc obě předcházející alternativní řešení umožňují jen obtížně realizovat funkci vyřazení regulátoru kontrastu. Uvedené nedostatky jsou odstraněny zapojením podle vynálezu s minimálně dvěma, vstupy a jedním výstupem, z nichž

224 958 první vstup je určen pro zobrazení informace na stínítku obra-» zovky s normálním jasem a druhý vstup pro zobrazení při zvýšeném jasu, případně třetí vstup je určen pro signál vyřazující regulaci kontrastu, jehož podstata spočívá v tom, že se skládá ze dvou tranzistorových zesilovacích stupňů zapojených na společný zatěžovací odpor, který je zapojen mezi svorku prvého napájecího napětí a kolektor výstupního tranzistoru druhého zesilovacího stupně, který je zároveň výstupem zesilovače, přičemž první tranzistor prvého zesilovacího stupně je svým kolektorem přes první odpor připojen na výstup, zatímco jeho báze je připojena na první svorku druhého napájecího napětí a emitor tvoří vstup zesilovače, kdežto báze koncového tranzistoru druhé ho zesilovacího stupně je připojena jednak přes třetí odpor na svorku prtfého napájecího napětí, jednak kolektor budícího tranzistoru, jehož emitor tvoří vstup druhého zesilovacího stupně,. přičemž emitor výstupního koncového tranzistoru druhého zesilovacího stupně je připojen přes kondenzátor k zemní svorce a současně připojen na běžec potenciometru, jehož první vývod je připojen na druhou svorku druhého napájecího napětí, kdežto jeho druhý vývod je jbřes druhý odpor připojen na svorku prvního napájecího napětí.

Zapojení podle vynálezu tvoří dva tranzistorové zesilovače pracující do společného zatěžovacího odporu 10. Zesilovač pro normální jas je však na tento odpor připojen přes předřádný odpor 9, který vytváří se zatěžovacím odporem 10 pevný dělič napětí. Protože první tranzistor 2 pracuje v sepnutí v saturaci je tímto děličem zároveň určena velikost výstupního napětí. Emitor koncového tranzistoru 18 druhého zesilovacího stupně je připojen na blokovací kondenzátor 20 spojený s běžcem potenciometru 21. Napětím na blokovacím kondenzátoru 20 je' možno nastavit rozkmit výstupního impulsu v rozmezí odpovídajícím rozdílu prvního a druhého napájecího napětí a rozkmitu prvního zesilovače, čehož je možno dosáhnout vhodnou volbou předřadného odporu 24. První vývod potenciometru 21 je připojen na druhou svorku Q druhého napájecího napětí, aby bylo zamezeno předpolování budícího tranzistoru 16.

224 958

Budící tranzistor 16 v zapojení se společnou bází má tuto připojenu k první svorce 8 druhého|napájecího napětí a je buzen do emitoru a slouží k uzavírání koncového tranzistoru .18, zatímco jeho otevřepí zabezpečuje proud tekoucí odporem 17. Tím, že vstupy prvního tranzistoru J a budícího tranzistoru 16 jsou spojeny, je umožněno pr© jejich buzení výhodně použít logických obvodů zejména s otevřeným kolektorovým výstupem, jak je ukázáno na připojeném schématu, kde jsou tyto představovány prvním a druhým invertorem 4 a 13» Pro zrychlení nástupních a sestupných hran je možno mezi výstup logického obvodu a první tranzistor J nebo budící tranzistor 16 zařadit paralelní RC člen 2, J respektive 14, 15. Protože zesilovač pro zvýšený jas vyžaduje opačnou polaritu signálu než zesilovač pro normální jas, je na druhém vstupu 2 zapojen druhý invertor 12. Mezi emitor koncového tranzistoru 18 a zemní svorku jé zapojen tranzistor 23, který při. přivedení kladného impulsu na jeho bázi je v sepnutém stavu a způsobí, že impulsy na druhý vstup 2 druhého zesilovače jsou zesilovány s maximální amplitudou a tím umožňují lepší činnost světelného pera. Dioda 19 zapojení mezi kondenzátor 20 a emitor koncového tranzistoru 18 zabraňuje vybiti kondenzátoru 20 při sepnutí třetího tranzistoru 23.

224 958

Claims (3)

1. . 9'

   PŘEDMĚT VYNÁLEZU

   1. Zapojení obrazového zesilovače pro zobrazovací jednotky s minimálně dvěma vstupy a jedním výstupem, z nichž první vstup je určen pro zobrazení informace na stínítku obrazovky s normálním jasem, druhý vstup pro zobrazení pri zvýšeném jasu, a případný třetí vstup je určen pro signál vyřazující regulaci kontrastu vyznačené tím, že se skládá ze dvou tranzistorových zesilovacích stupňů zapojených na společný zatěžovací odpor (10), který je zapojen mezi svorku (11) prvého napájecího napětí a kolektor výstupního tranzistoru (18) druhého zesilovacího stupně, který je zároveň výstupem (22) zesilovače, přičemž první tranzistor (7) prvého zesilovacího stupně je svým kolektorem přes první odpor (9) připojen na výstup (22), zatímco jeho báze je připojena na první svorku (8) druhého napájecího napětí a jehož emitor tvoří vstup zesilovače, kdežto báze koncového tranzistoru (18) druhého zesilovacího stupně je připojena jednak přes třetí odpor (17) na svorku (ll) plavého napájecího napětí, jednak na kolektor budícího ti^anzistoru (16), jehož báze je připojena na první svorku (8) druhého napájecího napětí a jehož emitor tvoří vstup druhého zesilovacího stupně, přičemž emitor , výstupního koncového tranzistoru (18) druhého zesilovacího stupně je připojen přes kondenzátor (20) k zemní svorce a zároveň připojen na běžec potenciometru (21), jehož první vývod je připojen na druhou svorku (8) druhého napájecího napětí, kdežto jeho druhý vývod je přes druhý odpor (24) připojen na svorku (11) prvního napájecího napětí.
2. 2. Zapojení podle bodu 1, vyznačené tím, že emitor výstupního tranzistoru (18) druhého zesilovacího stupně je připojen na běžec potenciometru (21) přes diodu (19) zapojenou anodou na emitor koncového tranzistoru (18), na který je zároveň připojen kolektor třetího tranzistoru (23), jehož emitor je připojen na zemní svorku a jehož báze tvoří třetí vstup (3) zesilovače.

   -5224 95
3. 3. Zapojení podle bodů 1 a 2 vyznačené tím, že potenciomet (21) je regulovatelným zdrojem napětí.

   1 zýkre»