CS223603B1

CS223603B1 - Wiring for evaluating the load angle of a synchronous machine

Info

Publication number: CS223603B1
Application number: CS558481A
Authority: CS
Inventors: Emil Hrzan; Vaclav Kuna
Original assignee: Emil Hrzan; Vaclav Kuna
Priority date: 1981-07-22
Filing date: 1981-07-22
Publication date: 1983-11-25

Abstract

Vynález se týká buzení synchronních alternátorů a řeší jeho regulaci. Na první vstupní svorku výstupního obvodu, jehož výstupní svorka je výstupem zapojení, je připojena výstupní svorka paměťového obvodu. Na druhou vstupní svorku výstupního obvodu je připojena čtvrtá výstupní svorka řídicího bloku. Na druhou vstupní svorku paměťového obvodu je připojena třetí výstupní svorka řídicího bloku. Na první vstupní svorku paměťového obvodu je připojena výstupní svorka řízeného integrátoru, na jehož první vstupní svorku je připojena první výstupní svorka řídicího bloku. Na druhou vstupní svorku řízeného integrátoru je připojena druhá výstupní svorka řídicího bloku, na jehož druhou vstupní svorku je připojena výstupní svorka snímače polohy rotoru synchronního stroje. Na první vstupní svorku řídicího bloku je připojena výstupní svorka tvarovacího obvodu svorkového napětí synchronního stroje, na jehož vstupní svorku je připojeno sinusové svorkové napětí synchronního stroje. Vynález je charakterizován obr. 1.The invention relates to the excitation of synchronous alternators and solves its regulation. The output terminal of the memory circuit is connected to the first input terminal of the output circuit, the output terminal of which is the output of the circuit. The fourth output terminal of the control block is connected to the second input terminal of the output circuit. The third output terminal of the control block is connected to the second input terminal of the memory circuit. The output terminal of the controlled integrator is connected to the first input terminal of which the first output terminal of the control block is connected to the first input terminal. The second output terminal of the control block is connected to the second input terminal of the controlled integrator, the output terminal of the synchronous machine rotor position sensor is connected to the second input terminal. The output terminal of the synchronous machine terminal voltage shaping circuit is connected to the first input terminal of which the sinusoidal synchronous machine terminal voltage is connected to the first input terminal. The invention is characterized by Fig. 1.

Description

Vynález se týká buzení synchronních alternátorů a řeší jeho regulaci.The invention relates to excitation of synchronous alternators and to its regulation.

Na první vstupní svorku výstupního obvodu, jehož výstupní svorka je výstupem zapojení, je připojena výstupní svorka paměťového obvodu. Na druhou vstupní svorku výstupního obvodu je připojena čtvrtá výstupní svorka řídicího bloku. Na druhou vstupní svorku paměťového obvodu je připojena třetí výstupní svorka řídicího bloku. Na první vstupní svorku paměťového obvodu je připojena výstupní svorka řízeného integrátoru, na jehož první vstupní svorku je připojena první výstupní svorka řídicího bloku. Na druhou vstupní svorku řízeného integrátoru je připojena druhá výstupní svorka řídicího bloku, na jehož druhou vstupní svorku je připojena výstupní svorka snímače polohy rotoru synchronního stroje. Na první vstupní svorku řídicího bloku je připojena výstupní svorka tvarovacího obvodu svorkového napětí synchronního stroje, na jehož vstupní svorku je připojeno sinusové svorkové napětí synchronního stroje.A memory circuit output terminal is connected to the first input terminal of the output circuit whose output terminal is the wiring output. A fourth control block output terminal is connected to the second input terminal of the output circuit. The third output terminal of the control block is connected to the second input terminal of the memory circuit. The first input terminal of the memory circuit is connected to the output terminal of the controlled integrator, to the first input terminal of which the first output terminal of the control block is connected. The second output terminal of the control block is connected to the second input terminal of the controlled integrator, the second input terminal of which is connected to the output terminal of the synchronous machine rotor position sensor. The output terminal of the terminal voltage forming circuit of the synchronous machine is connected to the first input terminal of the control block, to the input terminal of which the sinusoidal terminal voltage of the synchronous machine is connected.

Vynález je charakterizován obr. 1.The invention is characterized by Figure 1.

Vynález se týká zapojení pro vyhodnocení zátěžného úhlu synchronního stroje, které se skládá z tvarovacího obvodu svorkového napětí synchronního stroje, snímače polohy rotoru synchronního stroje, řídicího bloku, řízeného integrátoru, paměťového obvodu a výstupního obvodu.The invention relates to a synchronous machine load angle evaluation circuit comprising a synchronous machine terminal voltage forming circuit, a synchronous machine rotor position sensor, a control block, a controlled integrator, a memory circuit, and an output circuit.

Až dosud se při vyhodnocování zátěžného úhlu používala zapojení, která měřila střední hodnotu impulsního napětí, kde šířka impulsů je úměrná velikosti zátěžného úhlu. Tato metoda je vhodná pro měřicí účely, ovšem pro některé regulační účely se nehodí. Je to způsobeno časovými konstantami filtrů potřebných k vyhlazení zvlněného signálu.Until now, circuits that measured the mean value of the pulse voltage, where the pulse width is proportional to the size of the loading angle, have been used in the load angle evaluation. This method is suitable for measurement purposes but is not suitable for some regulatory purposes. This is due to the filter time constants needed to smooth the ripple signal.

Uvedenou nevýhodu odstraňuje předmět vynálezu, jehož podstata spočívá v tom, že na první vstupní svorku výstupního obvodu, jehož výstupní svorka je výstupem zapojení, je připojena výstupní svorka paměťového obvodu. Na druhou vstupní svorku výstupního obvodu je připojena čtvrtá výstupní svorka řídicího bloku. Na druhou vstupní svorku paměťového obvodu je připojena třetí výstupní svorka řídicího bloku. Na první vstupní svorku paměťového obvodu je připojena výstupní svorka řízeného integrátoru, na jehož první vstupní svorku je připojena první výstupní svorka řídicího bloku. Na druhou vstupní svorku řízeného integrátoru je připojena druhá výstupní svorka řídicího bloku, na jehož druhou vstupní svorku je připojena výstupní svorka snímače polohy rotoru synchronního stroje. Na první vstupní svorku řídicího bloku je připojena výstupní svorka tvarovacího obvodu svorkového napětí synchronního stroje, na jehož vstupní svorku je připojeno sinusové svorkové napětí synchronního stroje.This disadvantage is overcome by the object of the invention that a memory circuit output terminal is connected to a first input terminal of an output circuit whose output terminal is a wiring output. A fourth control block output terminal is connected to the second input terminal of the output circuit. The third output terminal of the control block is connected to the second input terminal of the memory circuit. The first input terminal of the memory circuit is connected to the output terminal of the controlled integrator, to the first input terminal of which the first output terminal of the control block is connected. The second output terminal of the control block is connected to the second input terminal of the controlled integrator, the second input terminal of which is connected to the output terminal of the synchronous machine rotor position sensor. The output terminal of the terminal voltage forming circuit of the synchronous machine is connected to the first input terminal of the control block, to the input terminal of which the sinusoidal terminal voltage of the synchronous machine is connected.

Jedno z možných praktických provedení předmětu vynálezu zobrazuje schéma zapojení na obr. 1. Na obr. 2 jsou zobrazeny časové průběhy jednotlivých impulsních napětí Ul až U10.One possible embodiment of the present invention is shown in the wiring diagram of FIG. 1. FIG. 2 shows the waveforms of the individual pulse voltages U1 to U10.

Na obr. 1 tvarovací obvod 1 svorkového napětí synchronního stroje, tvořený operačním zesilovačem 13, je spojen svojí výstupní svorkou 12 s první vstupní svorkou 31 řídicího bloku 3, na jehož druhou vstupní svorku 32 je připojena výstupní svorka 21 snímače 2 polohy rotoru synchronního stroje, tvořeného kódovaným kotoučem 22 upevněným na hřídeli synchronního stroje a optoelektrickým snímačem 23. Řídicí blok 3 má čtyři výstupní svorky 33, 34, 35 a 36, z nichž první výstupní svorka 33 je připojena na první svorku 41 řízeného integrátoru 4, druhá výstupní svorka 34 na druhou vstupní svorku 42 řízeného integrátoru 4, třetí výstupní svorka 35 na druhou vstupní svorku 52 paměťového obvodu 5 a čtvrtá výstupní svorka 36 na druhou vstupní svorku 62 výstupního obvodu 6.In FIG. 1, the terminal voltage shaping circuit 1 of the synchronous machine constituted by the operational amplifier 13 is connected by its output terminal 12 to the first input terminal 31 of the control block 3, to the second input terminal 32 of which the output terminal 21 of the rotor position sensor 2 is connected. The control block 3 has four output terminals 33, 34, 35 and 36, of which the first output terminal 33 is connected to the first terminal 41 of the controlled integrator 4, the second output terminal 34 is connected to the synchronous machine. a second input terminal 42 of the controlled integrator 4, a third output terminal 35 to the second input terminal 52 of the memory circuit 5, and a fourth output terminal 36 to the second input terminal 62 of the output circuit 6.

Řízený integrátor 4 obsahující operační zesilovač 45, odpor 46 a zpětnovazební kondenzátor 44, je svojí výstupní svorkou 43 spojen s první vstupní svorkou 51 paměťového obvodu 5 tvořeného odporem 54 kondenzátorem 55 a operačním zesilovačem 56. Výstupní svorka 53 paměťového obvodu 5 je spojena s první vstupní svorkou 61 výstupního obvodu 6, který je tvořen operačním zesilovačem 64, přepínačem 65, odpory 68, 69 a paralelní kombinací odporu 67 a kondezátoru 66 ve zpětné vazbě operačního zesilovače 64.The controlled integrator 4 comprising the operational amplifier 45, the resistor 46 and the feedback capacitor 44 is connected by its output terminal 43 to the first input terminal 51 of the memory circuit 5 formed by the resistor 54 by the capacitor 55 and the operational amplifier 56. terminal 61 of the output circuit 6, which consists of an operational amplifier 64, a switch 65, resistors 68, 69, and a parallel combination of resistor 67 and capacitor 66 in the feedback of the operational amplifier 64.

Na obr. 2 jsou znázorněny průběhy impulsních napětí obvodu ve dvou režimech. V režimu A má napětí U3 fázový předstih před napětím U2, v režimu B naopak napětí U2 má fázový předstih před napětím U3.Fig. 2 shows the pulse voltage waveforms of the circuit in two modes. In mode A, the voltage U3 is in phase ahead of the voltage U2, in mode B the voltage U2 is in phase ahead of the voltage U3.

Ul je sinusové napětí na vstupní svorce 11 tvarovacího obvodu 1 svorkového napětí synchronního stroje. Na výstupní svorce 12 tvarovacího obvodu 1 je napětí U2 obdélníkového tvaru, které je ve fázi s kladnou půlperiodou napětí Ul. Napětí U3 je obdélníkové napětí na výstupní svorce 21 snímače 2 polohy rotoru synchronního stroje. Napětí U4 na první výstupní svorce 33 řídicího bloku 3 je impulsní signál, jehož šířka je vymezena náběžnými hranami impulsů U2 a U3. Napětí U6 na třetí výstupní svorce 35 řídicího bloku 3 je impuls konstantní šířky, jehož náběžná hrana je zpožděna oproti sestupné hraně impulsu U4. Napětí U5 na druhé výstupní svorce 34 řídicího bloku 3 je obdélníkového průběhu, přičemž jeho náběžná hrana je zpožděna oproti sestupné hraně impulsů U6 a sestupná hrana je v režimu A shodná se sestupnou hranou napětí U2 a v režimu B shodná se sestupnou hranou napětí U3. Napětí U7 na čtvrté výstupní svorce 36 řídicího bloku 3 nabývá dvou hodnot. V režimu A jeU1 is the sinusoidal voltage at the input terminal 11 of the synchronous machine terminal voltage forming circuit 1. At the output terminal 12 of the shaping circuit 1 there is a voltage U2 of rectangular shape which is in phase with a positive half-period of voltage U1. The voltage U3 is the rectangular voltage at the output terminal 21 of the synchronous machine rotor position sensor 2. The voltage U4 at the first output terminal 33 of the control block 3 is a pulse signal whose width is defined by the leading edges of the pulses U2 and U3. The voltage U6 at the third output terminal 35 of the control block 3 is a constant-width pulse whose rising edge is delayed relative to the falling edge of the pulse U4. The voltage U5 at the second output terminal 34 of the control block 3 is rectangular with its rising edge delayed against the falling edge of the pulses U6 and the falling edge in mode A coincides with the falling edge of voltage U2 and in mode B coincides with the falling edge of voltage U3. The voltage U7 at the fourth output terminal 36 of the control block 3 takes two values. In mode A is

U7 = 0, v režimu B nabývá příslušné kladné hodnoty. Napětí U8 na výstupní svorce 43 řízeného integrátoru 4 během trvání impulsu U4 lineárně stoupá od nuly, po jeho skončení si udržuje dosaženou hodnotu a s náběžnou hranou impulsu U5 klesá opět k nule. Napětí U9 na výstupní svorce 53 paměťového obvodu 5 je kladné stejnosměrné napětí se zvlněním pilovitého tvaru, přičemž vrcholky pily jsou v synchronismu s impulsy U6. Napětí U10 na výstupní svorce 63 výstupního obvodu 6 je stejnosměrné napětí v režimu A kladné, v režimu B záporné.U7 = 0, in mode B the corresponding positive values. The voltage U8 at the output terminal 43 of the controlled integrator 4 rises linearly from zero during the pulse duration U4, maintains the value reached after the pulse duration U4, and decreases again to zero with the rising edge of the pulse U5. The voltage U9 at the output terminal 53 of the memory circuit 5 is a positive DC voltage with a sawtooth ripple, the peaks of the saw being in sync with the pulses U6. The voltage U10 at the output terminal 63 of the output circuit 6 is DC in mode A positive, in mode B negative.

Operační zesilovač 13 upravuje sinusové svorkové napětí Ul, přiváděné na vstupní svorku 11 tvarovacího obvodu 1, na impulsové napětí U2. To je vedeno na první vstupní svorku 31 řídicího bloku 3, na jehož druhou vstupní svorku 32 je přiváděno impulsní napětí U3 převáděné z kódu kódovaného kotouče 22 na napěťové impulsy optoelektrickým snímačem 23. Fázový posuv mezi impulsními napětími U2 a U3 odpovídá zátěžnému úhlu synchronního stroje. V řídi22 cím bloku 3 se obě impulsní napětí U2 a U3 dále zpracovávají na napětí U4, U5, UB, U7. Impulsní napětí U4 má tvar impulsu, jehož šířka je úměrná fázovému posuvu mezi impulsními napětími U2, U3 a tedy velikosti zátěžného úhlu a jeho amplituda je úměrná frekvenci synchronního stroje.The operational amplifier 13 adjusts the sinusoidal terminal voltage U1 applied to the input terminal 11 of the forming circuit 1 to a pulse voltage U2. This is applied to the first input terminal 31 of the control block 3, to whose second input terminal 32 the pulse voltage U3 converted from the code of the coded disk 22 is applied to the voltage pulses by the optoelectric sensor 23. The phase shift between pulse voltages In control block 3, both pulse voltages U2 and U3 are further processed to voltage U4, U5, UB, U7. The pulse voltage U4 has the shape of a pulse whose width is proportional to the phase shift between the pulse voltages U2, U3 and hence the magnitude of the load angle, and its amplitude is proportional to the frequency of the synchronous machine.

Impulsní napětí U4 a U5 jsou vedena z prvé a druhé výstupní svorky 33, 34 řídicího bloku 3 na první a druhou vstupní svorku 41 a 42 řízeného integrátoru 4. Na výstupní svorce 43 řízeného integrátoru 4 se během doby trvání impulsu U4 naintegruje napětí U8, které je úměrné zátěžnému úhlu. Po skončení integrace se napětí U8, na popud impulsního napětí U6, které ,se na druhou vstupní svorku 52 paměťového obvodu 5 vede z třetí výstupní svorky 35 řídicího bloku 3, uloží do paměťového obvodu 5. V další fázi se pak prostřednictvím impulsního napětí U5, přiváděného z druhé výstupní svorky 34 řídicího bloku 3 na druhou vstupní svorku 42 řízeného integrátoru 4, vynuluje napětí U8. Vynulování se provádí vodivým překlenutím zpětnovazebního kondenzátoru 44 operačního zesilovače 45 řízeného integrátoru 4.The pulse voltages U4 and U5 are applied from the first and second output terminals 33, 34 of control block 3 to the first and second input terminals 41 and 42 of the controlled integrator 4. The output terminal 43 of the controlled integrator 4 integrates voltage U8 during pulse duration U4. is proportional to the loading angle. Upon completion of the integration, the voltage U8, at the impulse voltage U6, which is routed to the second input terminal 52 of the memory circuit 5 from the third output terminal 35 of the control block 3, is stored in the memory circuit 5. supplied from the second output terminal 34 of the control block 3 to the second input terminal 42 of the controlled integrator 4, resets the voltage U8. Zeroing is performed by conducting bypassing the feedback capacitor 44 of the operational amplifier 45 of the controlled integrator 4.

V paměťovém obvodu 5 se tedy pro dalšíIn the memory circuit 5, therefore, for the next

603 periodu uchová napětí U9, jehož velikost je úměrná zátěžnému úhlu změřeném v právě skončené periodě. Toto napětí se vede z výstupní svorky 53 paměťového obvodu 5 na první vstupní svorku 61 výstupního obvodu603 of the period stores the voltage U9, the magnitude of which is proportional to the loading angle measured in the period just ended. This voltage is applied from the output terminal 53 of the memory circuit 5 to the first input terminal 61 of the output circuit

6. Ze čtvrté výstupní svorky 36 řídicího bloku 3 se do výstupního obvodu S přivádí na druhou vstupní svorku 62 impulsní napětí U7, které je obrazem sledu impulsních napětí U2, U3 v rozsahu 0 až + 180° a na základě toho určuje prostřednictvím přepínače 65 polaritu výstupního napětí U10 na výstupní svorce 63 výstupního obvodu 6. Velikost výstupního napětí U10 je dána nastavitelným zesílením operačního zesilovače 84 výstupního obvodu 6 a velikost zvlnění výstupního signálu U1D je dále ještě dána kondenzátorem 66 ve zpětné vazbě operačního zesilovače 64 výstupního obvodu 6.6. From the fourth output terminal 36 of control block 3, a pulse voltage U7 is applied to the output circuit S to the second input terminal 62, which is an image of the pulse voltage sequence U2, U3 in the range 0 to + 180 °. The output voltage U10 is given by the adjustable amplification of the operational amplifier 84 of the output circuit 6, and the ripple of the output signal U1D is further determined by the capacitor 66 in the feedback of the operational amplifier 64 of the output circuit 6.

Popsané zapojení má oproti dosud používaným řešením výhodu v tom, že vyhodnocuje zátěžný úhel synchronního alternátoru prakticky bez zpoždění, přičemž zvlnění výstupního napětí U1Q je velmi malé. To umožňuje použít takto získaného signálu nejen pro měření ale i pro náročné regulační obvody.The described circuit has the advantage over the solutions used so far in that it evaluates the load angle of the synchronous alternator practically without delay, with the ripple of the output voltage U1Q being very small. This makes it possible to use the signal thus obtained not only for measurement but also for demanding control circuits.

Claims

A synchronous machine load angle evaluation circuit comprising a synchronous machine terminal voltage forming circuit, a synchronous machine rotor position sensor, a control block, a controlled integrator, a memory circuit, and an output circuit, characterized in that the first input terminal (61) of the output circuit (6). ), the output terminal (63) of which is the circuit output, the output terminal (53) of the memory circuit (5j) is connected, and the fourth output terminal (36) of the control block (3) is connected to the second input terminal (62) of the output circuit (6). wherein a third output terminal (35) of the control block (3) is connected to the second input terminal (52) of the memory circuit (5) and to the first input terminal (51) of the memory circuit (5)

OF THE INVENTION, an output terminal (43) of the controlled integrator (4) is connected to whose first input terminal (41) is connected the first output terminal (33) of the control block (3) and to the second input terminal (42) of the driven integrator (4) a second output terminal (34) of the control block (3) to which a second input terminal (32) is connected the output terminal (21) of the rotor position sensor (2j of the synchronous machine) while the first input terminal (31) of the control block (3) is connected an output terminal (12) of the synchronous machine terminal voltage forming circuit (1), to the input terminal (11) of which the sinusoidal terminal voltage output (U1) of the synchronous machine is connected.