CS220190B1 - Zapojení pro inicializaci mikropočítače - Google Patents
Zapojení pro inicializaci mikropočítače Download PDFInfo
- Publication number
- CS220190B1 CS220190B1 CS938581A CS938581A CS220190B1 CS 220190 B1 CS220190 B1 CS 220190B1 CS 938581 A CS938581 A CS 938581A CS 938581 A CS938581 A CS 938581A CS 220190 B1 CS220190 B1 CS 220190B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- microprocessor
- output
- initialization
- input
- circuit
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Pro generování inicializační sekvence se využívá pevné paměti. K provedení inicializace postačí jediný ovládací prvek. Inicializační vodič je připojen k mikroprocesoru a modifikačnímu obvodu. Výstup modífikačního· obvodu je připojen na vstup budiče výstupní sběrnice mikropočítače, která je připojena na vstup pevné paměti. Výstup pevné paměti je připojen na výstupní sběrnici mikroprocesoru. Modifikační obvod je připojen k mikroprocesoru vodičem pro zrušení činnosti modífikačního obvodu.
Description
Vynález se týká zapojení pra inicializaci mikropočítače. Jsou známy dva způsdby pro inicializaci mikropočítače.
Je to jednak zadávání inicializační sekvence instrukcí ručně z ovládacího panelu a jednak automatické generování této sekvence ze zvláštní, stínové paměti. U obou způsobů je třeba v okamžiku využívání ovládacího· panelu nebo stínové paměti zajistit zvláštním ovládacím prvkem jejich připojení k mikropočítači a současně těch zařízení, která by mohla inicializaci ovlivnit. Pro takovou činnost je třeba upravit celý mikropočítač.
Účelem vynálezu je odstranit uvedené nedostatky. Toho se dosahuje zapojením pro inicializaci mikropočítače podle vynálezu, jehož podstatou je, že inicializační vodič je připojen na první vstup mikroprocesoru a na první vstup modifikačního obvodu, jehož výstup je přes budič výstupní sběrnice, výstupní sběrnici mikropočítače a pevnou paměť, obsahující inicializační sekvenci, připojen na vstupní sběrnici mikroprocesoru. Na druhý vstup modifikačního obvodu je připojen mikroprocesor vodičem pro zrušení činnosti modifikačního obvodu a na třetí vstup modifikačního obvodu je připojena výstupní sběrnice mikroprocesoru.
Zapojení pro inicializaci mikropočítače je jednoduché a kromě vložení modifikačního obvodu nevyžaduje žádnou další úpravu mikropočítače nebo obvodů na něj připojených. Pro generování inicializační sekvence využívá pevné paměti. Pro provedení inicializace postačí jediný ovládací prvek.
Příklad zapojení podle vynálezu je dále popsán pomocí výkresu, kde na obr. 1 je obecné schéma zapojení, na obr. 2 je schéma s konkrétním provedením modifikačního! obvodu. Na obr. 1 je inicializační vodič 5 připojen k mikroprocesoru 2 a modifikačnímu obvodu 1. Výstup modifikačního obvodu 1 je připojen na vstup budiče 3 výstupní sběrnice 9 mikropočítače, která je připojena na vstup pevné paměti 4. Výstup pevné paměti 4 je připojen na výstupní sběrnici 7 mikroprocesoru. Dále je modífikační •obvod 1 připojen k mikroprocesoru 2 vodičem 6 pro· zrušení činnosti modifikačního obvodu. Na obr. 2 je příklad zapojení, pro inicializaci mikropočítače pro mikroprocesor Intel 8080. Toto zapojení je vhodné pro neizolovaný prostor pro vstup a výstup a předpokládá jeho umístění v horní polovině celéhoi adresovacího· prostoru, která je charakterizována výskytem logické úrovně H na nejvyšším adresovém, bitu. Dále se předpokládá, že zařízení pro vstup a výstup používá kód 1 z n na adresovací sběrnici. Pevná paměť je umístěna na začátku prostoru pro vstup a výstup, tj. v místě, které se pro kód 1 z n nevyužívá.
Modífikační obvod 1 na obr. 2 je na inicializační vodič 5 připojen prvním invertorem 11, jehož výstup je připojen na klopný obvod, sestavený z logických členů NAND 12, 13. Na výstup druhého logického členu 13 je připojen vstup třetího logického1 členu NAND 15, na jehož druhý vstup je připojen výstup druhého invertoru 14, k jehož vstupu je připojena výstupní sběrnice 8 mikroprocesoru 2.
Inicializace se zahájí přivedením impulsu úrovně H na inicializační vodič 5. Na inicializační vodič 5 je připojen invertor 11 modifikačního obvodu 1. Úroveň H na jeho vstupu vytvoří úroveň L na jeho výstupu a tím i přechod klopného obvodu z logických členů 12, 13 do stavu, v němž je na výstupu logického členu 13 úroveň L. Po skončení inicializačního impulsu zůstane na výstupu logického členu 13 úroveň L a současně mikroprocesor 2 vysílá po výstupní sběrnici 8 do modifikačního obvodu 1 signály pro· čtení programové sekvence od nulové adresy. V modifikačním obvodu 1 je logickým členem 15 zajištěno vysílání úrovně H na vodič příslušejícímu nejvyššímu bitu adresy. Tím je zajištěna modifikace signálů pro čtení programové sekvence od nulové adresy na čtení od nejnižší adresy v prostoru pro vstup a výstup, tedy v prostoru, v němž je umístěna pevná paměť 4. Toto· zapojení předpokládá, že v pevné paměti 4 je uložena instrukce skoku do podprogramu (CALL), před jejímž provedením se zapisuje návratová adresa do paměti. Při zápisu návratové adresy do· paměti mikroprocesoru 2 generuje řídicí signál na vodič 8, který způsobí přechodem na úroveň L překlopení klopného· obvodu z logických členů 12, 13 zpět a nastavení výstupu logického členu 13 na úroveň H. Protože na druhý vstup logického členu 15 je připojen výstup invertoru 14, jehož vstup je připojen na nejvyšší adresový bit mikroprocesoru 2, je na výstupu logického členu 15 úroveň shodná s> úrovní tohoto· adresového bitu a modífikační obvod 1 se dále neuplatní.
Obdbným způsobem lze řešit modífikační obvod 1 i pro jiné umístění začátku pevné paměti 4. Na příklad pro začátek na adrese s nejvyššími čtyřmi bity adresy s úrovní H je možné vložit invertor 14 a logický člen 15 do těchto nejvyšších čtyř bitů adresy.
220138
Claims (1)
- PŘEDMĚTZapojení pro inicializaci mikropočítače, vyznačená tím., že inicializační vodič [5) je připojen na první vstup mikroprocesoru (2) a první vstup modifikačního obvodu (lj, jehož výstup je přes budič (3) výstupní Sběrnice, výstupní sběrnici (9) mikropočítače a pevnou paměť (4), obsahující inicializační sekvenci, připojen na vstupní sběrniVYNÁLEZU ci (7) mikroprocesoru (2), přičemž na druhý vstup modifikačního ob/odu (1) je připojen mikroprocesor (2) vodičem (6) pro zrušení činnosti modifikačního obvodu (1) a na třetí vstup modifikačního obvodu (lj je připojena výstupní sběrnice (8) mikroprocesoru (2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS938581A CS220190B1 (cs) | 1981-12-16 | 1981-12-16 | Zapojení pro inicializaci mikropočítače |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS938581A CS220190B1 (cs) | 1981-12-16 | 1981-12-16 | Zapojení pro inicializaci mikropočítače |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS220190B1 true CS220190B1 (cs) | 1983-03-25 |
Family
ID=5444342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS938581A CS220190B1 (cs) | 1981-12-16 | 1981-12-16 | Zapojení pro inicializaci mikropočítače |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS220190B1 (cs) |
-
1981
- 1981-12-16 CS CS938581A patent/CS220190B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0204300A3 (en) | A programmable macrocell using eprom or eeprom transistors for architecture control in programmable logic circuits | |
| EP0084247B1 (en) | Operation mode setting circuitry for microprocessor | |
| US5019970A (en) | IC card | |
| US6571311B2 (en) | Programmable nonvolatile memory apparatus and microcomputer using the same | |
| US4244032A (en) | Apparatus for programming a PROM by propagating data words from an address bus to the PROM data terminals | |
| EP0488281B1 (en) | Test mode setting arrangement for use in microcomputer | |
| CA1241074A (en) | Digital pattern generator | |
| US5048019A (en) | Method of testing a read-only memory and device for performing the method | |
| CS220190B1 (cs) | Zapojení pro inicializaci mikropočítače | |
| EP0215455B1 (en) | Write circuit for an erasable programmable read only memory device of a microcomputer | |
| US4672587A (en) | Integratable, bus-oriented transmission system | |
| US5263141A (en) | Microprocessor with an exclusive address terminal for selecting at least one part of a peripheral device | |
| US5355336A (en) | Memory device and a method for prohibiting writing to the memory device | |
| CA2022586A1 (en) | Scan converter control circuit having memories and address generator for generating zigzag address signal supplied to the memories | |
| US5436862A (en) | IC card including multiple connectors providing memory write production | |
| PL116724B1 (en) | Method and system for executing data processing instructions in a computer | |
| US5126972A (en) | Arrangement and method of ascertaining memory addresses which have been accessed during program execution | |
| US5850509A (en) | Circuitry for propagating test mode signals associated with a memory array | |
| JPH1153338A (ja) | 半導体集積回路およびその半導体集積回路における外部バスモード選択方法 | |
| EP0157341A2 (en) | Memory interface circuit | |
| US5175846A (en) | Clock device for serial bus derived from an address bit | |
| JPH0462648A (ja) | 記憶装置 | |
| EP0497443B1 (en) | Static ram based microcontroller | |
| KR0158020B1 (ko) | 유니버설 기능 에뮬레이션 시스템 | |
| SU1173445A1 (ru) | Устройство дл стирани информации в перепрограммируемых блоках пам ти |