CS219522B1

CS219522B1 - Zapojení obvodů pro generaci videosignálu pro řízení televizního monitoru v zařízení výpočetní techniky

Info

Publication number: CS219522B1
Application number: CS497880A
Authority: CS
Inventors: Drahomir Hrdlicka
Original assignee: Drahomir Hrdlicka
Priority date: 1980-07-14
Filing date: 1980-07-14
Publication date: 1983-03-25

Abstract

Cílem vynálezu je usnadnit použití cenově přístupnějších televizních monitorů k zobrazování údajů na. stínítku obrazovky v zařízení výpočetní techniky a přenášení těchto údajů na jedno, příp. i více vzdálenějších míst. Uvedeného cíle se dosáhne zapojením obvodů pro generaci videosignálu pro řízení televizního monitoru v zařízení výpočetní techniky s mikroprocesorem a řídicí jednotkou, při užití vlastní paměti s kapacitou, odpovídající celkovému počtu zobrazovaných znaků, přičemž styk s mikroprocesorem je uskutečněn pouze v době jednorázového plnění paměti nebo v době změn omezeného počtu znaků, zatímco mimo tuto dobu je činnost obvodů pro generaci videosignálu autonomní. Zapojení lze použít v oboru kancelářské a sdělovací techniky v případech, kdy je potřeba vizuálního znázornění dat, informací a stavů ve tvaru abecedněčíslicových znaků. Lze je dále použít při výuce studentů, při školení obsluhy zařízení výpočetní techniky, kdy např. jeden inteligentní terminál dává obrazový výstup na řadu dalších televizních monitorů, které mohou podle potřeby sledovat i další osoby.

Description

Vynález se týká zapojení obvodů pro generaci videosignálu pro řízení televizního monitoru v zařízení výpočetní techniky.

Styk operátora s počítačem je uskutečňován nejčastěji prostřednictvím psacího stroje nebo obrazovkového displeje. Zobrazování údajů na stínítku obrazovky má výhodu především v tom, že je bezhlučné, operátor může provádět edici, změny v textu apod., přičemž konečnou formu zobrazených údajů na stínítku obrazovky je možno trvale zaznamenat psacím strojem. V poslední době se velmi často k zobrazování údajů používá televizních monitorů, neboť jejich cena je mnohem nižší než cena obrazovkových displejů, přičemž rozdíl se projeví zejména při přenášení videosignálu pomocí koaxiálního kabelu na více míst. Nevýhodou známých zapojení obvodů pro generaci videosignálu pro řízení televizního monitoru je skutečnost, že je zpravidla nutné užívat speciálních mikroprocesorových obvodů. To v praxi znamená použití dalšího mikroprocesoru. Další nevýhodou je nutnost použití jednoho až dvou registrů na obsah jednoho zobrazovaného textového řádku, jehož obsluha je z hlediska časových průběhů složitá a náročná, náročnost se zvyšuje s množstvím znaků zobrazovaných v jednom textovém řádku, přičemž vzhledem k dynamické činnosti zobrazovací jednotky je nutné řízení zobrazovacích registrů neustále obnovovat.

Uvedené nevýhody odstraňuje zapojení obvodů pro generaci videosignálu pro řízení televizního monitoru v zařízení výpočetní techniky podle vynálezu, jehož podstatou je, že první skupina výstupů mikroprocesoru je připojena na první skupinu vstupů řídicí jednotky, zatímco jeho druhá skupina výstupů je připojena na druhou skupinu vstupů řídicí jednotky a jeho první výstup je připojen na první vstup řídicí jednotky, první výstup řídicí jednotky je připojen na první vstup mikroprocesoru, zatímco jeho druhý výstup je připojen na druhý vstup mikroprocesoru a jeho třetí výstup je připojen na třetí vstup mikroprocesoru, první skupina výstupů řídicí jednotky je připojena na první skupinu vstupů mikroprocesoru, čtvrtý výstup řídicí jednotky je připojitelný na vstup televizního monitoru. V řídicí jednotce tvoří první až osmý vstup paměti dat, dále první až osmý vstup prvního registru ukazovátka, první až pátý vstup druhého registru ukazovátka a první až sedmý vstup paměti příkazu současně první skupinu vstupů řídicí jednotky, první až čtvrtý vstup dekodéru kódu operací tvoří současně druhou skupinu vstupů řídicí jednotky, devátý vstup paměti dat a pátý vstup dekodéru kódu operací tvoří současně první vstup řídicí jednotky, první výstup dekodéru kódu operací je připojen na devátý vstup prvního registru ukazovátka, jehož první až osmý výstup jsou připojeny na první až osmý vstup prvního multiplexeru adresy, druhý výstup dekodéru kódu operací je připojen na čtvrtý vstup časového zdroje a na osmý vstup paměti příkazu, jejíž první až sedmý výstup jsou připojeny na první až sedmý vstup modulačního obvodu, třetí výstup dekodéru kódu operací je připojen na první vstup časového zdroje, zatímco jeho čtvrtý výstup je připojen na šestý vstup druhého registru ukazovátka, jehož první až pátý výstup jsou připojeny jednak na první až pátý vstup druhého multiplexu adresy, jednak na druhou skupinu vstupů časového zdroje, pátý výstup dekodéru kódu operací je připojen na druhý vstup časového zdroje, první až osmý výstup paměti dat jsou připojeny na první až osmý vstup paměti kódu znaků, jejíž první až osmý výstup jsou připojeny na první až osmý vstup vyrovnávací paměti displeje, devátý výstup paměti dat je připojen na třetí vstup časového zdroje, první až osmý výstup prvního multiplexeru adresy jsou připojeny na jedenáctý až osmnáctý vstup paměti kódu znaku, první až pátý výstup vyrovnávací paměti jsou připojeny na první až pátý vstup pevné paměti znaků, zatímco její šestý výstup je připojen na první vstup paměti funkce displeje, jejíž první výstup je připojen na jedenáctý vstup modulačního obvodu, sedmý výstup vyrovnávací paměti displeje je připojen na druhý vstup paměti funkce displeje, jejíž druhý výstup je připojen na dvanáctý vstup modulačního obvodu, první až pátý výstup druhého multiple.Keru adresy jsou připojeny na devatenáctý až dvacátý třetí vstup pamětí kódu znaku, první až pátý výstup pevné paměti znaků jsou připojeny na první až pátý vstup registru zobrazení, jehož výstup je připojen na třináctý vstup modulačního obvodu, osmý až patnáctý výstup vyrovnávací paměti displeje tvoří současně první skupinu výstupů řídicí jednotky, první skupina výstupů časového zdroje je připojena na desátý až šestnáctý vstup prvního multiplexeru adresy, zatímco jeho druhá skupina výstupů je připojena na šestý až devátý vstup pevné paměti znaků a jeho třetí skupina výstupů je připojena na sedmý až jedenáctý vstup druhého multiplexeru adresy, první výstup časového zdroje je připojen na šestý vstup registru zobrazení, jeho druhý vstup je připojen na osmý vstup modulačního obvodu, jeho třetí výstup je připojen na devátý vstup modulačního obvodu a jeho čtvrtý výstup je připojen na desátý vstup modulačního obvodu, jehož výstup je připojen na druhý vstup slučovače, pátý výstup časového zdroje je připojen na devátý vstup vyrovnávací paměti displeje, jeho šestý výstup je připojen na devátý vstup prvního multiplexeru adresy a na šestý vstup druhého multiplexeru adresy, jeho sedmý výstup je připojen na devátý vstup paměti kódu znaku, jeho osmý výstup je připojen na desátý vstup paměti kódu znaku, jeho devátý výstup je připojen na první vstup slučovače, jehož výstup tvoří současné čtvrtý výstup řídicí jednotky, desátý výstup časového zdroje je připojen na třetí vstup paměti funkce displeje a na sedmý vstup registru zobrazení, jeho jedenáctý výstup tvoří současně první výstup řídicí jednotky, jeho dvanáctý výstup tvoří současně druhý výstup řídicí jednotky a jeho třináctý výstup tvoří současně třetí výstup řídicí jednotky, první až sedmý výstup prvního registru ukazovátka jsou dále připojeny na první skupinu vstupů časového zdroje.

Výhodou zapojení podle vynálezu, kromě toho, že odstraňuje uvedené nevýhody, je užití vlastní paměti s kapacitou odpovídající celkovému počtu zobrazovaných znaků na stínítku obrazovky televizního monitoru, přičemž styk s mikroprocesorem je uskutečněn pouze v době jednorázového plnění paměti nebo v době změn omezeného počtu znaků, zatímco mimo tuto dobu je činnost obvodů pro generaci videosignálu autonomní. Řídicí procesor zařízení výpočetní techniky js potom maximálně uvolněn pro ostatní řídicí úkony aritmetické jednotky a řízení ostatních periferních jednotek, přičemž řízení televizního monitoru přechází na poměrně jednoduchý časový zdroj. Pokud zařízení výpočetní techniky, např. inteligentní terminál, je vybaveno již zabudovanou zobrazovací jednotkou s obrazovkou a potřebnými analogovými obvody pro rozklad a řízení paprsku, je možno toto zařízení vybavit výstupním konektorem pro přenos videosignálu do prostorově odděleného televizního monitoru. Tím se znásobuje možnost rozvodu videosignálu a zobrazení dat, např. ve formě abccedně-číslicových znaků, do externích televizních monitorů.

Příklad zapojení obvodů pro generaci videosignálu pro řízení televizního monitoru v zařízení výpočetní techniky podle vynálezu je znázorněn na výkresech, kde značí obr. 1 blokové schéma zapojení a obr. 2 podrobnější blokové schéma řídicí jednotky.

První skupina výstupů 71 mikroprocesoru 70 je připojena na první skupinu vstupů 81 řídicí jednotky 80, obr. 1, zatímco jeho druhá skupina výstupů 72 je připojena na druhou skupinu vstupů 82 řídicí jednotky 80 a jeho první výstup 73 pro signál přepisu sběrnice je připojen na první vstup 83 řídicí jednotky 80. První výstup 81 řídicí jednotky 89 pro signál konec řádku je připojen na první vstup 74 mikroprocesoru 70, zatímco jeho druhý výstup 85 pro signál konec snímku je připojen na druhý vstup 75 mikroprocesoru 70 a jeho třetí výstup 8B pro signál připravenosti řídicí jednotky 80 je připojen na třetí vstup 76 mikroprocesoru 70. První skupina výstupů 87 řídicí jednotky 80 je připojena na první skupinu vstupů 77 mikroprocesoru 70. Čtvrtý výstup 88 řídiGÍ jednotky 80 pro videosignal je připojitelný na vstup 91 televizního monitoru 90.

V zapojení řídicí jednotky podle obr. 2 tvoří první až osmý vstup 1811 až 1818 paměti dat 18, dále první až osmý vstup 1411 až 1418 prvního registru 14 ukazovátka, první až pátý vstup 1811 až 1815 druhého registru 18 ukazovátka a první až sedmý vstup 2411 až 2417 paměti 24 příkazu současně první skupinu vstupů 81 řídicí jednotky 80. První až čtvrtý vstup 131 až 134 dekodéru kódu operací tvoří současně druhou skupinu vstupů 82 řídicí jednotky 80. Devátý vstup 1819 paměti 18 dat a pátý vstup 135 dekodéru 13 kódu operací tvoří současně první vstup 83 řídicí jednotky 80. První výstup 138 dekodéru 13 kódu operací je připojen na devátý vstup 1419 prvního registru ukazovátka, jehož první až osmý výstup 1421 až 1428 jsou připojeny na první až osmý vstup 1511 až 1318 prvního multiplexeru 15 adresy. Druhý výstup 137 dekodéru 13 kódu operací je připojen na čtvrtý vstup 150 časového zdroje 12 a na osmý vstup 2418 paměti 24 příkazu, jejíž první až sedmý výstup 2421 až 2427 jsou připojeny na první až sedmý vstup 2511 až 2517 modulačního obvodu 25. Třetí výstup 138 dekodéru 13 kódu operací je připojen na první vstup 120 časového zdroje 12, zatímco jeho čtvrtý výstup 139 je připojen na šestý vstup 1618 druhého registru 16 ukazovátka, jehož první až pátý výstup 1621 až 1625 jsou připojeny jednak na první až pátý vstup 1711 až 1715 druhého multiplexeru 17 adresy, jednak na druhou skupinu vstupů 152 časového zdroje 12. Pátý výstup 140 dekodéru 13 kódu operací je připojen na druhý vstup 149 časového zdroje 12. První až osmý výstup 1321 až 1828 paměti 18 dat jsou připojeny na první až osmý vstup 1911 až 1918 paměti 19 kódu znaků, jejíž první až osmý výstup 1941 až 1948 jsou připojeny na první až osmý vstup 2011 až 2818 vyrovnávací paměti 20 displeje. Devátý výstup 1820 paměti 18 dat je připojen na třetí vstup 148 časového zdroje 12. První až osmý výstup 1531 až 1538 prvního multiplexeru 15 adresy jsou připojeny na jedenáctý až osmnáctý vstup 1921 až 1928 paměti 19 kódu znaků. První až pátý výstup 2021 až 2025 vyrovnávací paměti 20 displeje jsou připojeny na první až pátý vstup 2111 až 2115 pevné paměti 21 znaků, zatímco její šestý výstup 2028 je připojen na první vstup 2211 paměti 22 funkce displeje, jejíž první výstup 2221 je připojen na jedenáctý vstup 2521 modulačního obvodu 25. Sedmý výstup 2027 vyrovnávací paměti 20 displeje je připojen na druhý vstup 2212 paměti 22 funkce displeje, jejíž druhý výstup 2222 je připojen na dvanáctý vstup 2522 modulačního obvodu 25.

První až pátý výstup 1731 až 1735 druhého multiplexeru 17 adresy jsou připojeny na devatenáctý až dvacátý třetí vstup 1931 až 1935 paměti 19 kódu znaků. První až pátý výstup 2121 až 2125 pevné paměti 21 znaků jsou připojeny na první až pátý vstup 231 až 235 registru 23 zobrazení, jehož výstup 237 je připojen na třináctý vstup 2523 modulačního obvodu 25. Osmý až patnáctý výstup 2031 až 2038 vyrovnávací paměti 20 displeje tvoří současně první skupinu výstupů 87 řídicí jednotky 80. První skupina výstupů 145 časového zdroje 12 je připojena na desátý až šestnáctý vstup 1520 až 1526 prvního multiplexeru 15 adresy, zatímco jeho druhá skupina výstupů 146 je připojena na šestý až devátý vstup 2116 až 2115 pevné paměti 21 znaků a jeho třetí skupina výstupů 147 je připojena na sedmý až jedenáctý vstup 1721 až 1725 druhého multiplexeru 17 adresy. První výstup 121 časového zdroje 12 je připojen na šestý vstup 236-· registru 23 zobrazení, jeho druhý výstup 122 je připojen na osmý vstup 2518 modulačního obvodu 25, , jeho třetí výstup 123 je připojen na devátý vstup 2519 modulačního obvodu 25 a jeho čtvrtý výstup 124 je připojen na desátý vstup 2520; modulačního obvodu 25, jehož výstup 250 je připojen na druhý vstup 262 slučovače 26. Pátý výstup 125 časového zdroje 12 je připojen na devátý vstup 2019 vyrovnávací paměti 20 displeje, jeho šestý výstup 126 je připojen na devátý vstup 1519 prvního multiplexeru 15 adresy a na šestý vstup 1716 druhého multiplexeru 17 adresy, jeho sedmý výstup 127 ]e připojen na devátý vstup 1919 paměti 19 kódu znaků, jeho osmý výstup 128 je připojen na desátý vstup 1920 paměti 19 kódu znaků, jeho devátý výstup 129 je připojen na první vstup 261 slučovače 26, jehož výstup 263 tvoří současně čtvrtý výstup 88 řídicí jednotky 80. Desátý výstup 130 časového zdroje 12 je připojen na třetí vstup 2213 paměti 22 funkce displeje a na sedmý vstup 238 registru 23- zobrazení, jeho jedenáctý výstup 141 tvoří současně první výstup 84 řídicí jednotky 80, jeho dvanáctý výstup 142 tvoří současně druhý výstup 85 řídicí jednotky 80 a jeho třináctý výstup 143 tvoří současně třetí výstup 86 řídicí jednotky 80. První až sedmý výstup 1421 až 1427 prvního registru 14- ukazovátka jsou dále připojeny na první skupinu vstupů 151 časového zdroje 12.

Při zápisu dat do paměti 19ⁱ kódu znaků přijde na první skupinu vstupů 81 řídicí jednotky 80 z mikroprocesoru 70 informace, která může představovat data, příkazy nebo adresu ukazovátka. Upřesnění významu informace je vysláno z mikroprocesoru 70- na druhou skupinu vstupů 82 řídicí jednotky 80 ve formě kódu operací, který je uložen a dekódován v dekodéru 13 kódu operací na základě signálu, přicházejícího na první vstup 83 řídicí jednotky 80. Pro zápis dat do paměti 19 kódu znaků je třeba připravit adresu, na kterou budou data zapsána. První část adresy je převzata na první! skupině vstupů 81 řídicí jednotky 80 na základě dalšího signálu na prvním vstupu 83 řídicí jednotky 80 a vzniku odpovídajícího kódu operací na druhé skupině vstupů 82 řídicí jednotky 80 a uložena v prvním registru 14 ukazovátka. Tato první část adresy představuje adresu znaku ve směru osy X a je označována jako adresa sloupce. Druhá část adresy je převzata na první skupině 81 řídicí jednotky 80 na základě vystavení odpovídajícího kódu operace, který mikroprocesor 70 připraví a vyšle na druhou skupinu vstupů 82 řídicí jednotky 80 na základě dalšího signálu na třetím vstupu 83’ řídicí jednotky 80 a* je uložena do druhého registru 16 ukazovátka. Druhá část adresy představuje adresu znaku ve směru osy y a je označována jako adresa řádku. V dalším instrukčním kroku je vyslán na druhou skupinu vstupů 82 řídicí jednotky 80 příkaz k provedení zápisu dat, uložených v paměti 18 dat na adresu, která je připravena na výstupech prvního registru 14 ukazovátka a na výstupech druhého registru 16 ukazovátka. První část adresy je přivedena přes první multiplexer 15 adresy paměti 19 kódu znaků a druhá část adresy přes druhý multiplexer 17 adresy do paměti 19 kódu znaků. Pomocí zápisového signálu, přivedeného z osmého výstupu 128 časového zdroje 12^J a synchronizačního impulsu, přivedeného ze sedmého výstupu 127 časového zdroje 12, se provede zápis dat na příslušnou adresu v paměti 19 kódu znaků.

Při čtení dat z paměti 19 kódu znaků na obrazovku televizního monitoru generuje časový zdroj 12 postupně adresu sloupce a adresu řádku, jež se přivádějí přes první multiplexer 15 adresy na jedenáctý až osmnáctý vstup 1921 až 1928 paměti Í9 kódu znaků a přes druhý multiplexer 17 adresy na devatenáctý až dvacátý třetí vstup 1931 až 1935 paměti 19 kódu znaků. Obsah paměti 19 kódu znaků se objeví na jeho prvním až osmém výstupu· 1941 až 1948⁵ a je zaznamenán přepisovým signálem z pátého výstupu 125 časového zdroje 12 do vyrovnávací paměti 20 displeje. Odtud se informace převádí do pevné paměti 21 znaků, do níž je přiváděna informace čítače řádků rastru z časového zdroje 12; Obsah pevné paměti 21 znaků se přepíše do registru 23 zobrazení. Další část informace o zobrazení znaku je převzata z vyrovnávací paměti 20 displeje do paměti 22 funkce displeje. Zde je uložena informace např. o tom, zda znak bude zobrazován normálně nebo inverzně, bude-li znak podtržen apod. Z paměti 22 funkce displeje je informace přiváděna do modulačního obvodu 25-, kam je současně přiváděn i signál z registru 23 zobrazení, a signály z druhého, třetího a čtvrtého výstupu 122, 123, 124 časového zdroje 12, tyto signály určují periodicky se opakující časové· úseky, kdy je modulační signál potlačen a obrazovka televizního monitoru nezobrazuje. Informace o přenosu znaků pro zobrazování na stínítku obrazovky televizního monitoru je dána příkazem mikroprocesoru 70, jenž je z první skupiny vstupů 81 řídicí jednotky 80 přepsán signálem z dekodéru 13 kódu operací do paměti 24 příkazů. Výsledný modulační signál přítomný na výstupu 250 modulačního obvodu 25 je přiváděn na druhý vstup 262 slučovače 26. Na první vstup 261 slučovače 26 je přiváděna směs horizontálních a vertikálních synchronizačních impulsů z devátého výstupu 129 časového zdroje 12. Ve slučovači 26 se vytvoří výsledný videosignál, tzv. úplný televizní signál, který je přiváděn například- koaxiálním kabelem na vstup 91 televizního monitoru 90. První výstup 84 řídicí jednotky 80 obsahuje signál, který informuje mikroprocesor 70 o ukončení zobrazení každého textového řádku. Druhý výsťup 85 řídicí jednotky 80 obsahuje signál informující mikroprocesor 70 o ukončení zobrazení každého snímku, třetí výstup 86 obsahuje signál informující mikroprocesor 70 o připravenosti řídicí jednotky 80 k přenosu dat, a to buď směrem z mikroprocesoru 70- do řídicí jednotky 80, nebo směrem opačným. První skupina výstupů 87 řídicí jednotky 89 předává data z řídicí jednotky 80 do mikroprocesoru 70. Obsahem informace je kód čteného znaku. Signály na první skupině vstupů 151 časového zdroje 12 vytváří společně s dalšími vnitřními signály časového zdroje 12 na jeho jedenáctém výstupu 141 signál o ukončení zobrazení každého textového řádku. Signály na druhé skupině vstupů 152 časového zdroje 12 vytváří společně s dalšími vnitřními signály časového zdroje 12 na jeho dvanáctém výstupu 142 signál o ukončení zobrazení každého snímku. Další možnou činností řídicí jednotky 80 je čtení dat z paměti 19 kódu znaků přes vyrovnávací paměť 20 displeje, kde na osmém až patnáctém výstupu 2031 až 2038, tvořícím první skupinu výstupů 87 řídicí jednotky 80, je přítomen kód čteného znaku, který se předává směrem do mikroprocesoru 70 na základě operačního příkazu. Synchronizační signály na devátém výstupu 129 časového zdroje 12 a modulační signál na výstupu 250 modulačního obvodu 25 je možné rovněž použít pro ovládání interní zobrazovací jednotky s obrazovkou, která je pevnou částí zařízení výpočetní techniky.

Zapojení podle vynálezu lze použít v oboru kancelářské a sdělovací techniky v případech, kde je potřeba vizuálního znázornění dat, informací a stavů ve tvaru abecedně-číslicových znaků. Lze je dále použít při výuce studentů, při školení obsluhy zařízení výpočetní techniky, kdy např. jeden inteligentní terminál dává obrazový výstup na řadu dalších televizních monitorů, které mohou podle potřeby sledovat další osoby.

Claims

1. Zapojení obvodů pro generaci videosignálu pro řízení televizního monitoru v zařízení výpočetní techniky s mikroprocesorem a řídicí jednotkou, vyznačené tím, že první skupina výstupů (71) mikroprocesoru (70) je připojena na první skupinu vstupů (81) řídicí jednotky (80), přičemž jeho druhá skupina výstupů (72) je připojena na druhou skupinu vstupů (82) řídicí jednotky (80) a jeho první výstup (73) je připojen na první vstup (83) řídicí jednotky (80), první výstup (84) řídicí jednotky (80) je připojen na první vstup (74) mikroprocesoru (70), přičemž jeho druhý výstup (85) je připojen na druhý vstup (75) mikroprocesoru (70) a jeho třetí výstup (86) je připojen na třetí vstup (76) mikroprocesoru (70), první skupina výstupů (87) řídicí jednotky (80) je připojena na první skupinu vstupů (77) mikroprocesoru (70), čtvrtý výstup (88) řídicí jednotky (80) je připojen na vstup (91) televizního monitoru (90).

2. Zapojení podle bodu 1, vyznačené tím, že v řídicí jednotce (80) tvoří první až osmý vstup (1811 až 1818) paměti (18) dat, dále první až osmý vstup (1411 až 1418) prvního registru (14) ukazovátka, první až pátý vstup (1611 a 1615) druhého registru (16) ukazovátka a první až sedmý vstup (2411 až 2417) paměti (24) příkazu současně první skupinu vstupů (81) řídicí jednotVYNÁLEZU ky (80), první až čtvrtý vstup (131 až 134) dekodéru (13) kódu operací tvoří současně druhou skupinu vstupů (82) řídicí jednotky (80), devátý vstup (1819) paměti (18) dat a pátý vstup (135) dekodéru (13) kódu operací tvoří současně první vstup (83) řídicí jednotky (80), první výstup (136) dekodéru (13) kódu operací je připojen na devátý vstup (1419) prvního registru (14) ukazovátka, jehož první až osmý výstup (1421 až 1428) jsou připojeny na první až osmý vstup (1511 až 1518) prvního multiplexeru (15) adresy, druhý výstup (137) dekodéru (13) kódu operací je připojen na' čtvrtý vstup (150) časového zdroje (12) a na osmý vstup (2418) paměti (24) příkazu, jejíž první až sedmý výstup (2421 až 2427) jsou připojeny na první až sedmý vstup (2511 až 2527) modulačního obvodu (25), třetí výstup (138) dekodéru (13) kódu operací je připojen na první vstup (120) časového zdroje (12), přičemž jeho čtvrtý výstup (139) je připojen na šestý vstup (1616) druhého registru (16) ukazovátka, jehož první až pátý výstup (1621 až 1625) jsou připojeny jednak na první až pátý vstup (1711 až 1715) druhého multiplexeru (17) adresy, jednak na druhou skupinu vstupů (152) časového zdroje (12), pátý výstup (140) dekodéru (13) kódu operací je při11 pojen na druhý vstup (149) časového zdroje (12), první až osmý výstup (1821 až 1828) paměti (18) dat jsou připojeny na první až osmý vstup (1911 až 1918) paměti (19) kódu znaků, jejíž první až osmý výstup (1941 až 1948) jsou připojeny na první až osmý vstup (2011 až 2018] vyrovnávací paměti (20) displeje, devátý výstup (1820) paměti (18) dat je připojen na třetí vstup (148) časového zdroje (12), první až osmý výstup (1531 až 1538) prvního multiplexeru (15) adresy jsou připojeny na jedenáctý až osmnáctý vstup (1921 až 1928) paměti (19) kódu znaků první až pátý výstup (2021 až 2025] vyrovnávací paměti (20) displeje jsou připojeny na první až pátý vstup (2111 až 2115) pevné paměti (21) znaků, přičemž její šestý výstup (2026) je připojen na první vstup (2211) paměti (22) funkce displeje, jejíž první výstup (2221) je připojen na jedenáctý vstup (2521) modulačního obvodu (25), sedmý výstup (2027) vyrovnávací paměti (20) displeje je připojen na druhý vstup (2212) paměti (22) funkce displeje, jejíž druhý výstup (2222) je připojen na dvanáctý vstup (2522) modulačního obvodu (25), první až pátý výstup (1731 až 1735) druhého multiplexeru (17) adresy jsou připojeny na devatenáctý až dvacátý třetí vstup (1931 až 1935) paměti (19) kódu znaků, první až pátý výstup (2121 až 2125) pevné paměti (21) znaků jsou připojeny na první až pátý vstup (231 až 235) registru (23) zobrazení, jehož výstup (237) je připojen na třináctý vstup (2523) modulačního obvodu (25), osmý až patnáctý výstup (2031 až 2038) vyrovnávací paměti (20) displeje tvoří současně první skupinu výstupů (87) řídicí jednotky (80), první skupina výstupů (145) časového zdroje (12) je připojena na desátý až šestnáctý vstup (1520 až 1526) prvního multiplexeru (15) adresy, přičemž jeho druhá skupina výstupů (146) je připojena na šestý až devátý vstup (2116 až 2119) pevné paměti (21) znaků a jeho třetí skupina výstupů (147) je připojena na sedmý až jedenáctý vstup (1721 až 1725) druhého multiplexeru (17) adresy, první výstup (121) časového zdroje (12) je připojen na šestý vstup (236) registru (23) zobrazení, jeho druhý výstup (122) je připojen na osmý vstup (2518) modulačního obvodu (25), jeho třetí výstup (123) je připojen na devátý vstup (2519) modulačního obvodu (25) a jeho čtvrtý výstup (124) je připojen na desátý vstup (2520) modulačního obvodu (25), jehož výstup (250) je připojen na druhý vstup (262) slučovače (26), pátý výstup (125) časového zdroje (12) je připojen na devátý vstup (2019) vyrovnávací paměti (20) displeje, jeho šestý výstup (126) je připojen na devátý vstup (1519) prvního multiplexeru (15) adresy a na šestý vstup (1716) druhého multiplexeru (17) adresy, jeho sedmý výstup (127) je připojen na devátý vstup (1919) paměti (19) kódu znaků, jeho osmý výstup (128) je připojen na desátý vstup (1920) paměti (19) kódu znaků, jeho devátý výstup (129) je připojen na první vstup (261) slučovače (26), jehož výstup (263) tvoří současně čtvrtý výstup (88) řídicí jednotky (80), desátý výstup (130) časového zdroje (12) je připojen na třetí vstup (2213) paměti (22) funkce displeje a na sedmý vstup (238) registru (23) zobrazení, jeho jedenáctý výstup (141) tvoří současně první výstup (84) řídicí jednotky (80), jeho dvanáctý výstup (142) tvoří současně druhý výstup (85) řídicí jednotky (80) a jeho třináctý výstup (143) tvoří současně třetí výstup (86) řídicí jednotky (80), první až sedmý výstup (1421 až 1427) prvního registru (14) ukazovátka jsou dále připojeny na první skupinu vstupů (151) časového zdroje (12).

2 listy výkresů