CS217635B1

CS217635B1 - Fully automatically controled monitor of m z n code with memory and error indicator

Info

Publication number: CS217635B1
Application number: CS269081A
Authority: CS
Inventors: Petr Golan
Original assignee: Petr Golan
Priority date: 1981-04-09
Filing date: 1981-04-09
Publication date: 1983-01-28

Description

Vynález se týká úplně samočinně kontrolovaného hlídače kódu ,,m z n“ s pamětí a indikací všech jednosměrných chyb hlídaného kódu „m z n“ a každé chyby způsobené jednonásobnou poruchou typu trvalá logická 0 nebo trvalá logická I v hlídači. Hlídač podle vynálezu je důležitým doplňkem číslicových systémů, které jsou Úplině samočinně kontrolovány, to jest takových, které jsou samočinně testované a bezpečné proti poruchám.The invention relates to a fully self-supervised code watcher " m z n " with memory and indication of all unidirectional errors of the watch code " m z n " and any error caused by a single persistent logic 0 or persistent logic I fault. The watchdog according to the invention is an important addition to digital systems which are self-controlled, i.e., self-tested and fail-safe.

Dosud známé úplně samočinně kontrolované hlídače kódu „m z n“ patří do třídy kombinačních obvodů a nejsou tedy vybaveny pamětí chyby. Chyba se u nich musí indikovat přídavným indikačním obvodem, který není samočinně testován. Může proto dojít k neindikované poruše, po níž indikační obvod přestane plnit svou funkci, takže indikátor nemůže signalizovat případnou chybu hlídaného kódu „m z n“.The previously known fully self-supervised "m z n" code monitors belong to the class of combination circuits and are therefore not equipped with an error memory. The error must be indicated by an additional indicator circuit which is not self-tested. Therefore, there may be an unidentified fault, after which the indicator circuit ceases to function, so that the indicator cannot signal a possible error of the guarded code “m z n”.

Uvedený nedostatek je odstraněn hlídačem podle vynálezu, jehož podstata spočívá v tom, že vstupní sběrnice pro signály v kódu ,,m z n“ je připojena ke sběrnicovému vstupu úplně samočinně kontrolovaného hlídače zúženého kódu „(m+1) z (n+2)“, z jehož výstupů se signály v kódu „1 ze 2“ je zavedena zpětná vazba. První výstup hlídače zúženého kódu ,,(m+l) z (n+2)“ je při217635 pojen na vstup prvního zpožďovacího členu a na první vstup porovnávacího logického členu. Druhý výstup hlídače zúženého kódu „(m+1) z (n+2)“ je připojen na vstup druhého zpožďovacího členu a na druhý vstup porovnávacího logického členu. Výstup porovnávacího logického členu je připojen na spouštěcí vstup prvního monostabilního klopného obvodu, spouštěného čelem spouštěcího impulsu a na spouštěcí vstup druhého monostabilního klopného obvodu spouštěného rovněž čelem spouštěcího impulsu. Výstup prvního monostabilního klopného obvodu je připojen na hodinový vstup prvního bistabilního klopného obvodu typu D, řízeného úrovní hodinového impulsu. Výstup druhého monostabilního klopného obvodu je připojen na hodinový vstup druhého bistabilního klopného obvodu typu D, řízeného úrovní hodinového impulsu. Výstup prvního zpožďovacího členu je připojen na datový vstup prvního bistabilního klopného obvodu. Výstup druhého zpožďovacího členu je připojen na datový vstup druhého bistabilního klopného obvodu. Výstup prvního bistabilního klopného obvodu je připojen na první zpětnovazební vstup hlídače zúženého obvodu „(m+1) z (n+2)“. Výstup druhého bistabilního klopného obvodu je připojen na druhý zpětnovazební vstup hlídače zúženého kódu „(m+1) z (n+2)“. Hlídač podle vynálezu je opatřen indikátorem chyby, kte217635 rý je připojen mezi zpětnovazební vstupy hlídače zúženého kódu „(m+1) z jn+2j“.This drawback is remedied by a security guard according to the invention, which is based on the fact that the input bus for the signals of the code "mzn" is connected to the bus input of a fully self-controlled tapered code monitor "(m + 1) z (n + 2)" from whose outputs with signals in the code "1 of 2" is feedback. The first output of the tapered code watcher, "(m + 1) z (n + 2)" is coupled to the input of the first delay element and the first input of the comparator logic element at 217,635. A second tapered code watchdog output "(m + 1) of (n + 2)" is connected to the input of the second delay element and to the second input of the comparator logic element. The output of the comparator is connected to the trigger input of the first monostable flip-flop triggered by the trigger pulse face and to the trigger input of the second monostable flip-flop triggered also by the trigger pulse face. The output of the first monostable flip-flop is connected to the clock input of the first bistable flip-flop type D controlled by the clock pulse level. The output of the second monostable flip-flop is connected to the clock input of the second bistable flip-flop type D controlled by the clock pulse level. The output of the first delay member is connected to the data input of the first bistable flip-flop. The output of the second delay member is connected to the data input of the second bistable flip-flop. The output of the first bistable flip-flop is connected to the first feedback input of the tapered circuit breaker “(m + 1) z (n + 2)”. The output of the second bistable flip-flop is connected to the second feedback input of the tapered code watcher "(m + 1) z (n + 2)". The watchdog according to the invention is provided with an error indicator which is connected between the feedback inputs of the watchdog of the tapered code "(m + 1) z jn + 2j".

Hlídačem podle vynálezu se dosáhne zapamatování každé jednosměrné chyby hlídaného kódu „m z n“, jejíž trvání je delší než nastavený časový interval, a každé chyby způsobené jednonásobnou poruchou typu trvalá logická 0 nebo trvalá logická I v hlídači. Zapojením je dosaženo toho, že hlídač je i s indikátorem chyb úplně samočinně kontrolován.The watchdog according to the invention achieves the memorization of any one-way error of the watchdog code "m z n" whose duration is longer than the set time interval and any faults caused by a single fault of type persistent logic 0 or persistent logical I in the watchdog. The wiring ensures that the monitoring device and the error indicator are fully self-monitoring.

Na připojeném výkresu je znázorněno blokové schéma hlídače podle vynálezu.The attached drawing shows a block diagram of a guard according to the invention.

Hlídač je proveden tak, že vstupní sběrnice pro signály z kódu „m z n“ je připojena ke sběrnicovému vstupu 11 úplně samočinně kontrolovaného hlídače 1 zúženého kódu „(m+1) z (n+2)“, první výstup hlídače 1 je připojen na vstup 21 prvního zpožďovacího členu 2 a na první vstup 61 porovnávacího logického členu 6, druhý výstup hlídače 1 je připojen na vstup 31 druhého zpožďovacího členu 3 a na druhý vstup 62 porovnávacího logického členu 6, výstup porovnávacího logického členu 6 je připojen na spouštěcí vstup 71 prvního monostabilního klopného obvodu 7, spouštěného čelem spouštěcího impulsu, a na spouštěcí vstup 81 druhého moinolstabilntho klopného obvodu 8, spouštěného čelem spouštěcího impulsu, výstup prvního monostabilního klopného obvodu 7 je připojen na hodinový vstup 41 prvního bistabilního klopného obvodu 4 typu D, řízeného úrovní hodinového impulsu, výstup druhého monostabilního klopného obvodu 8 je připojen na hodinový vstup 51 druhého bistabilního klopného obvodu 5 typu D, řízeného úrovní hodinového impulsu, výstup prvního zpožďovacího členu 2 je připojen na datový vstup 42 prvního bistabilního klopného obvodu 4, výstup druhého zpožďovacího členu 3 je připojen na datový vstup 52 druhého bistabilního klopného obvodu 5, výstup prvního bistabilního klopného obvodu 4 je připojen na první zpětnovazební vstup 12 hlídače 1 a výstup druhého bistabilního klopného obvodu 5 je připojen na druhý zpětnovazební vstup 13 hlídače 1. Mezi zpětnovazební vstupy 12 a 13 hlídače 1 je připojen indikátor chyby 9.The watchdog is designed in such a way that the input bus for signals from the code "mzn" is connected to the bus input 11 of the fully controlled watchdog 1 of the tapered code "(m + 1) z (n + 2)"; 21 of the first delay member 2 and the first input 61 of the comparator 6, the second output of the watchdog 1 is connected to the input 31 of the second delay 3 and the second input 62 of the comparator 6, the output of the comparator 6 is connected to the start input 71 the monostable flip-flop 7 triggered by the trigger pulse face and to the trigger input 81 of the second moin-stable flip flop 8 triggered by the trigger pulse, the output of the first monostable flip-flop 7 is connected to the clock input 41 of the first bistable flip-flop 4 , output of the second monostable the flip-flop 8 is connected to the clock input 51 of the second bistable flip-flop 5, controlled by the clock level, the output of the first delay member 2 is connected to the data input 42 of the first bistable flip-flop 4, the output of the second delay member 3 is connected to the data input 52 of the second bistable flip-flop 5, the output of the first bistable flip-flop 4 is connected to the first feedback input 12 of the watchdog 1, and the output of the second bistable flip-flop 5 is connected to the second feedback input 13 of the heater 1. Between the feedback inputs 12 and 13 errors 9.

Hlídač podle vynálezu je asynchronní sekvenční obvod. Na jeho vstup jsou z hlídané sběrnice přivedeny signály v kódu „m z n“ a dva zpětnovazební signály v kódu „1 ze 2“. Vstupní signály tvoří zúžený kód „jm+lj z jn+2j“, který má oproti úplnému kódu „(m+1) z (n+2)“ pouze 2^™) kódových slov. Zúžený kód „(m+1) z (n+2j“ se hlídá úplně samočinně kontrolovaným hlídačem 1, jehož výstup je v kódu „1 ze 2“. Vyskytne-li se na vstupu nekódová kombinace nebo dojde-li k jednonásobné poruše typu trvalá logická 0 nebo trvalá logická I v hlídači 1, objeví se na výstupu hlídače 1 nekódové kombinace (00) nebo (II). Tyto nekódové kombinace jsou prostřednictvím zpětné vazby přes zpožďovací členy 2 a 3 a přes bistabilní klopné obvody 4 a 5 přivedeny na zpětnovazební vstupy 12 a 13 hlídače 1. Tím dojde k porušení zúženého kódu „(m+1) z (n+2)“ na vstupu hlídače 1 a díky zpětné vazbě se tato chyba trvale zapamatuje a může být indikována například dvěma antiparalelně zapojenými svítivkami, které jsou připojeny mezi zpětnovazební vstupy 12 a 13 hlídače 1. Není-li chyba, svítí vždy jedna ze svítivek, v případě chyby nesvítí žádná. Nulování chyby lze provést při správném slově kódu „m z n“ na vstupní sběrnici vnucením kombinace (01) nebo (IOj na zpětnovazební vstupy hlídače 1. Toho lze dosíci například vypnutím a zapnutím napájení bistabilních klopných obvodů 4 a 5, u nichž se zajistí, aby při zapnutí napájení měly na výstupech vzájemně různé logické hodnoty. Nekódové kombinace (00) nebo (II) se mohou na krátký okamžik objevit na výstupu hlídače 1 také díky souběhu vstupních proměnných nebo vlivem hazardu v hlídači 1. Aby tyto případy nebyly indikovány jako chyba, je do zpětné vazby hlídače 1 zapojen úplně samočinně kontrolovaný obvod, který po vzniku souběhu výstupních proměnných hlídače 1 způsobuje na krátkou dobu rozpojení zpětné vazby. Tento zpětnovazební obvod funguje tak, že při vzniku souběhu výstupních proměnných hlídače 1 dojde ke změně logické hodnoty signálu na výstupu porovnávacího logického členu 6, čímž se spustí monostabilní klopné obvody 7 a 8, jež ovládají blokovacími impulsy hodinové vstupy 41 a 51 bistabilních klopných obvodů 4 a 5. Bistabilní klopné obvody 4 a 5 jsou typu D, řízené úrovní hodinových impulsů. Negenerují-li monostabllní klopné obvody 7 a 8 právě blokovací impulsy, sledují výstupy bistabilních klopných obvodů 4 a 5 všechny změny logických hodnot signálů na datových vstupech 42 a 52 a zpětná vazba je uzavřena, jsou-li monostabilní klopné obvody 7 a 8 spuštěny, je zpětná vazba přerušena a na výstupech bistabilních klopných obvodů 4 a 5 jsou signály s logickou hodnotou, která odpovídá logické hodnotě signálů na datových vstupech 42 a 52 v okamžiku těsně před příchodem blokovacích impulsů. Šířka impulsů obou monostabilních klopných obvodů je shodná a je nastavena tak, aby překlenula dovolenou dobu trvání souběhu výstupních proměnných hlídače 1, během níž ještě nemá být souběh indikován jako chyba. Zpoždění zpožďovacích členů 2 a 3 je nastaveno tak, aby při vzniku souběhu na výstupu hlídače 1 měly signály na hodinových vstupech 41 a 51 bistabilních klopných obvodů 4 a 5 dostatečný předstih před signály na datových vstupech 42 a 52.The watchdog according to the invention is an asynchronous sequential circuit. Its input is monitored by signals „m z n“ and two feedback signals „1 z 2“. The input signals are a tapered code "jm + lj z jn + 2j", which has only 2 ^ ™) code words compared to the complete code "(m + 1) z (n + 2)". The tapered code "(m + 1) z (n + 2j" is monitored by a self-supervised watchdog 1 whose output is in code "1 of 2" if a non-code combination occurs or if a persistent single fault occurs logic 0 or continuous logic I in watchdog 1, non-code combinations (00) or (II) appear at the output of the guard 1. These non-code combinations are fed to the feedback via feedback members 2 and 3 and via bistable flip-flops 4 and 5. inputs 12 and 13 of the heater 1. This will violate the tapered code "(m + 1) z (n + 2)" at the input of heater 1 and thanks to feedback this error is permanently remembered and can be indicated for example by two anti-parallel connected lamps. they are connected between the feedback inputs 12 and 13 of the Heater 1. If there is no error, one of the lamps is always on, in case of an error none is illuminated. This can be achieved, for example, by switching the bistable flip-flop circuits 4 and 5 off and on, ensuring that the logic values at the outputs are mutually different when the power is turned on. . The non-code combinations (00) or (II) can also appear for a short time on the output of the detector 1 due to the concurrence of input variables or due to gambling in the watchdog 1. , which causes a feedback disconnection for a short time after the output variables of the watchdog 1 occur. This feedback circuit works in such a way that, when the output variables of the watchdog 1 coincide, the logic value of the output of the comparator 6 is changed, triggering the monostable flip-flops 7 and 8, which control the clock inputs 41 and 51 of the bistable flip-flops. and 5. The bistable flip-flops 4 and 5 are of type D, controlled by the level of clock pulses. If the monostable flip-flops 7 and 8 do not generate latching pulses, the outputs of the bistable flip-flops 4 and 5 monitor all changes in the logical values of the signals at data inputs 42 and 52, and the feedback is closed when monostable flip-flops 7 and 8 are triggered. the feedback is interrupted and at the outputs of the bistable flip-flops 4 and 5 there are signals with a logical value that corresponds to the logical value of the signals on the data inputs 42 and 52 at the moment just before the blocking pulses arrive. The pulse width of both monostable flip-flops is the same and is set to overcome the permissible overlapping duration of the output variables of the monitor 1, during which the overlap is not yet to be indicated as an error. The delay of the delay members 2 and 3 is set so that when parallel to the output of the guard 1, the signals on the clock inputs 41 and 51 of the bistable flip-flops 4 and 5 are sufficiently ahead of the signals on the data inputs 42 and 52.

Podmínkou správné funkce celého zapojení je stabilita, jíž se dosáhne vhodným návrhem hlídače 1. Vyjádříme-li kterékoli kódové slovo kódu „m z n“ jako logický sou217 čin odpovídajících jedničkových proměnných a označíme-li tento součin písmenem S a písmeny X a Y označíme proměnné na zpětnovazebních vstupech 12 a 13 hlídače 1, pak k zabránění rozkmitání hlídače podle vynálezu stačí, aby kódová slova zúženého kódu „(m+1) z (n+2)“, vyjádřená součiny SX a SY dávala logickou I na témže výstupu hlídače 1. Bude-li například m=l a n==2 a označíme-li vstupní proměnné hlídače 1 písmeny A, B a výstupní proměnné označíme písmeny x, y, pak k tomu, aby hlídač 1 byl úplně samočinně kontrolovaný a současně aby zajišťoval stabilitu celého zapojení, stačí, když bude realizovat kombinační funkce x a y ve tvaru x = (AB+BX). (AX+BY) + + (AY+BXj.(AY+BYj ' y = [(AX+BXj + (AX+BY] ] .The condition of proper functioning of the whole wiring is stability, which is achieved by suitable design of the watchdog 1. If we express any code word „mzn“ as a logical product of the corresponding one variables and denote this product by letter S and letters X and Y denote variables on feedback inputs 12 and 13 of the watchdog 1, then to prevent the watchdog oscillation according to the invention, it is sufficient that the code words of the tapered code "(m + 1) z (n + 2)" expressed by the products SX and SY give logical I on the same watchdog 1 output. For example, if m = lan == 2 and if the input variables of watchdog 1 are marked with A, B and the output variables are marked with x, y, then to keep watchdog 1 fully self-controlled while ensuring the stability of the entire wiring, when it realizes the combination functions x and y in the form x = (AB + BX). (AX + BY) + + (AY + BYX '. (AY + BYJ' y = [(AX + BYXj + (AX + BY)]).

. ((AY+BXj + (AY+BYjj.. ((AY + BXj + (AY + BYjj.

Kdyby souběh vstupních proměnných byl příliš krátký na to, aby se spustily monostabilní klopné obvody, lze jej uměle zvětšit tím, že rychlost šíření signálu kombinačním obvodem hlídače 1, realizujícím výstupní funkci x, bude jiná než rychlost šíření signálu kombinačním obvodem realizujícím výstupní funkci y.If the coincidence of the input variables is too short to trigger monostable flip-flops, it can be artificially increased in that the signal propagation speed of the watchdog combination circuit 1 performing the output function x is different than the signal propagation speed of the combiner circuit performing the output function y.

Hlídač podle vynálezu umožňuje realizovat úplně samočinně kontrolované indikátory chyb kódů „m z n“. Indikační obvod může být také sestaven tak, že k výstupu úplně samočinně kontrolovaného hlídače kódu „m z n“ bez paměti, který je v kódu „1 ze 2“, se kaskádně připojí úplně samočinně kontrolovaný hlídač kódu „1 ze 2“ s pamětí a s indikátorem chyby. Hlídač podle vynálezu umožňuje také hlídat kód „1 ze 3“ jednodušším způsobem, než se to provádělo dosud. Úplně samočinně kontrolovaný obvod ve zpětné vazbě hlídače podle vynálezu lze použít k odstranění kritického souběhu i u jiných sekvenčních obvodů.The watchdog according to the invention makes it possible to implement fully self-controlled error indicators of the codes "m z n". The indication circuit can also be designed so that a fully self-supervised "1 of 2" code watcher with memory and an error indicator is cascaded to the output of the self-supervised "mzn" code monitor without memory, which is in code "1 of 2". . The watchdog according to the invention also makes it possible to watch the code "1 of 3" in a simpler way than has been done so far. The self-monitoring circuitry in the feedback device of the present invention can be used to eliminate critical overlap in other sequential circuits.

Claims

A fully self-supervised code monitor "mzn" with a memory and an error indicator, characterized in that the input bus for the signals in the code "mzn" is connected to the bus input (11) of the self-supervised timed code monitor (1). +1) of (n + 2) ', the first output of the guard (1) is connected to the input (21) of the first delay element (2) and to the first input (61) of the comparator logic element (6), the second output of the guard (1) connected to the input (31) of the second delay element (3) and to the second input (62) of the comparator logic element (6), the output of the comparator logic element (6) is connected to the trigger input (71) of the first monostable flip-flop (7) triggered by the trigger pulse face, and to the trigger input (81) of the second monostable flip-flop (8) triggered by the trigger pulse, the output of the first monostable flip-flop (7) is connected to the clock an input (41) of the first bistable type D flip-flop circuit (4) controlled by the clock pulse level, the output of the second monostable flip-flop (8) is connected to the clock input (51) of the second bistable type D flip-flop (5) , the output of the first delay member (2) is connected to the data input (42) of the first bistable flip-flop (4), the output of the second delay member (3) is connected to the data input (52) of the second bistable flip-flop (5j) the circuit (4) is connected to the first feedback input (12) of the watchdog (1j) and the output of the second bistable flip-flop (5) is connected to the second feedback input (13) of the watchdog (1).

2. A self-monitoring device according to claim 1, characterized in that an error indicator (9) is connected between the feedback inputs (12, 13) of the guard (1).