CS217530B1 - Zapojení pro současné připojení dvou různých typů magnetických diskových pamětí k jedné řídicí elektronice záznamu - Google Patents

Zapojení pro současné připojení dvou různých typů magnetických diskových pamětí k jedné řídicí elektronice záznamu Download PDF

Info

Publication number
CS217530B1
CS217530B1 CS291281A CS291281A CS217530B1 CS 217530 B1 CS217530 B1 CS 217530B1 CS 291281 A CS291281 A CS 291281A CS 291281 A CS291281 A CS 291281A CS 217530 B1 CS217530 B1 CS 217530B1
Authority
CS
Czechoslovakia
Prior art keywords
block
input
output
wire
phase
Prior art date
Application number
CS291281A
Other languages
English (en)
Inventor
Dusan Loutocky
Pavel Kubin
Milan Sladky
Helena Kvasilova
Original Assignee
Dusan Loutocky
Pavel Kubin
Milan Sladky
Helena Kvasilova
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dusan Loutocky, Pavel Kubin, Milan Sladky, Helena Kvasilova filed Critical Dusan Loutocky
Priority to CS291281A priority Critical patent/CS217530B1/cs
Publication of CS217530B1 publication Critical patent/CS217530B1/cs

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

Týká se oboru elektronických číslicových počítačů, vnější paměti, řídicí jednotky magnetických diskových pamětí. Vynález se týká obvodů, které tím, že jsou.přidány k řídicí elektronice záznamu, umožňují připojit k této řídicí elektronice záznamu dva typy diskových pamětí lišících se některými funkcemi, například zpracováni signálu servostópy, některé ovládací sekvence styku. Součástí přihlášky vynálezu je jeden výkres, na němž je sshematicky znázorněno zapojení obvodů umožňujících současné připojení dvou různých typů magnetických diskových pamětí k jedné řídicí elektronice.

Description

Vynález se týká zapojení pro současné připojení dvou různýoh typů magnetických diskových pamětí k jedné řídicí elektronice záznamu.
Dosud známá řešení řídicích elektronik záznamu umožňují připojit k dané řídicí elektronice záznamu pouze takový typ magnetické diskové paměti, pro nějž je řídicí elektronika záznamu konstruována. Tímto způsobem je například nutno provést připojení dvou různých typů velkokapacitní diskové paměti, lišících se jen některými funkcemi, např. zpracováním signálu servostopy, některými ovládacími sekvencemi styku, k počítači prostřednictvím dvou různých bloků řídicí elektroniky záznamu.
Tento nedostatek řeší zapojení pro současné připojení dvou různých typů magnetické diskové paměti k jedné řídicí elektronice záznamu, jehož podstata spočívá v tom, že první výstup až šestý výstup bloku řídicí elektroniky záznamu je spojen prvním vodičem až šestým vodičem s prvním vstupem až šestým vstupem bloku generace typu disku a sedmý výstup bloku řídicí elektroniky záznamu je spojen sedmým vodičem s třetím vstupem bloku generace signálů styku a osmý výstup bloku řídicí elektroniky záznamu je spojen osmým vodičem s druhým vstupem bloku generace signálů styku a devátý výstup bloku řídicí elektroniky záznamu je spojen devátým vodičem s prvním vstupem bloku generace signálů styku a první výstup bloku generace signálů styku je spojen desátým vodičem s prvním vstupem bloku řídicí elektroniky záznamu a druhý výstup bloku generace signálů styku je spojen jedenáctým vodičem s druhým vstupem bloku řídicí elektroniky záznamu a třetí výstup bloku generace signálů styku je spojen dvanáctým vodičem s třetím vstupem bloku řídicí elektroniky záznamu a desátý výstup bloku řídicí elektroniky záznamu je spojen třináctým vodičem s prvním vstupem bloku volby fázově řízeného oscilátoru a dále s prvním vstupem bloku generátoru fázově řízeného oscilátoru a první výstup bloku volby fázově řízeného oscilátoru je spojen čtrnáctým vodičem s čtvrtým vstupem bloku řídicí elektroniky záznamu a první výstup bloku ovládání fázové řízeného oscilátoru je spojen patnáctým vodičem s pátým vstupem bloku řídicí elektroniky záznamu a druhý výstup bloku ovládání fázově řízeného oscilátoru je spojen šestnáctým vodičem s šestým vstupem bloku řídicí elektroniky záznamu a prvý výstup bloku generace typu disku je spojen sedmnáctým vodičem s čtvrtým vstupem bloku generace signálů styku a dále s druhým vstupem bloku volby fázově řízeného oscilátoru a první výstup bloku generátoru fázově řízeného oscilátoru je spojen osmnáctým vodičem s prvním vstupem bloku ovládání fázově řízeného oscilátoru a dále s třetím vstupem bloku volby fázově řízeného oscilátoru a třetí výstup bloku ovládání fázově řízeného oscilátoru je spojen devatenáctým vodičem s druhým vstupem bloku generátoru fázově řízeného oscilátoru.
Hlavní výhodou zapojení podle vynálezu je, že jeho přidáním k bloku řídicí elektroniky záznamu lze připojit současně dva různé typy magnetických diskových pamětí a tím ušetřit jednu řídicí elektroniku záznamu, další výhodou je, že není nutno se při vytváření a rozšiřování sestavy počítače omezovat na jeden typ diskových pamětí. U počítačů vybavených integrovaným blokem řídicí elektroniky záznamu lze tímto způsobem připojit různé typy diskových pamětí, aniž by bylo nutno vybavovat takovýto počítač samostatným řídicím modulem.
Na připojeném výkresu je schematicky znázorněna sestava obvodů přidávaných k stávajícímu bloku řídicí elektroniky záznamu, jejich připojení k bloku řídicí elektroniky záznamu a jejich vzájemné propojení.
První výstup 101 až šestý výstup 106 bloku 1 řídicí elektroniky záznamu je spojen prvním vodičem 001 až Šestým vodičem 006 s prvním vstupem 201 až šestým vstupem 206 bloku 2 generace typu disku a sedmý výstup 107 bloku 1 řídicí elektroniky záznamu je spojen sedmým vodičem 007 s třetím vstupem 303 bloku 2 generace signálů styku a osmý výstup 108 bloku i řídicí elektroniky záznamu je spojen osmým vodičem 008 s druhým vstupem 302 bloku J generace signálů styku a devátý výstup 109 bloku 1 řídicí elektroniky záznamu je spojen devátým vodičem 009 s prvním vstupem 301 bloku J generace signálů styku a první výstup 305 bloku 3 generace signálů styku je spojen desátým vodičem 010 s prvním vstupem 110 bio3 ku 1 řídicí elektroniky záznamu a druhý výstup 306 bloku J generace signálů styku je spojen jedenáctým vodičem 011 s druhým vstupem 111 bloku 1 řídicí elektroniky záznamu a třetí výstup 307 bloku 3 generace signálů styku je spojen dvanáctým vodičem 012 s třetím vstupem 112 bloku 1 řídicí elektroniky záznamu a desátý výstup 113 bloku 1 řídicí elektroniky záznamu je spojen třináctým vodičem 013 s prvním vstupem 401 blbku A volby PLO a dále s prvním vstupem 501 bloku 2 generátoru fázově řízeného oscilátoru a první výstup 404 bloku 2 volby fázově řízeného oscilátoru je spojen čtrnáctým vodičem 014 s čtvrtým vstupem 114 bloku 1 řídicí elektroniky záznamu a první výstup 602 bloku 6 ovládáni fázově řízeného oscilátoru je spojen patnáctým vodičem 015 s pátým vstupem 115 bloku 1 řídicí elektroniky záznamu a druhý výstup 603 bloku 6 ovládání fázově řízeného oscilátoru je spojen Šestnáctým vodičem 016 s šestým vstupem 116 bloku 1 řídicí elektroniky záznamu a prvý výstup 203 bloku 2 generace typu disku je spojen sedmnáctým vodičem 017 s čtvrtým vstupem 304 bloku J generace signálů styku a dále s druhým vstupem 402 bloku ý volby fázově řízeného oscilátoru a první výstup 502 bloku 2 generátoru fázově řízeného oscilátoru je spojen osmnáctým vodičem 016 s prvním vstupem 601 bloku 6 ovládání fázově řízeného oscilátoru a dále s třetím vstupem 403 bloku 4 volby fázově řízeného oscilátoru a třeti výstup 604 bloku 6 ovládání fázově řízeného oscilátoru je spojen devatenáctým vodičem 019 s druhým vstupem bloku 2 generátoru fázově řízeného oscilátoru.
Tyto obvody vykonávají následující funkce. Provádějí generaci signálu o typu logicky připojené magnetické diskové paměti. Tento signál je odvozen z dekodéru fyzické adresy mechaniky diskové paměti a z obvodu předvolby typu diskově paměti. Dále provádějí podle typu logicky připojené magnetické diskové paměti generaci ovládacích signálů na prvních třech řádech výstupního vedení styku. Tyto signály jsou odvozeny z interních signálů řadiče zpracování záznamu v bloku řídicí elektroniky záznamu. Dále generují ze signálu servostopy přivedeného přes blok řídicí elektroniky záznamu z diskové paměti jednoho typu synchronizační frekvenci fázově řízeného oscilátoru, nebo připínají frekvenci generovanou přímo diskovou pamětí druhého typu.

Claims (2)

  1. Zapojení pro současné připojení dvou různých typů magnetických diskových pamětí k jedné řídicí elektronice záznamu, vyznačené tím, že první výstup (101) až šestý výstup (106) bloku (1) řídicí elektroniky záznamu je spojen prvním vodičem (004) až šestým vodičem (006) s prvním vstupem (201) až šestým vstupem (206) bloku (2) generace typu disku a sedmý výstup (107) bloku (1) řídicí elektroniky záznamu je spojen sedmým vodičem (007) s třetím vstupem (303) bloku (3) generace signálů styku a osmý výstup (108) bloku (1) řídicí elektro niky záznamu je spojen osmým vodičem (008) s druhým vstupem (302) bloku (3) generace signálů styku a devátý výstup (109) bloku (1) řídicí elektroniky záznamu je spojen devátým vodičem (009) s prvním vstupem (301) bloku (3) generace signálů styku a první výstup (305) bloku (3) generace signálů styku je spojen desátým vodičem (010) s prvním vstupem (110) bloku (1) řídicí elektroniky záznamu a druhý výstup (306) bloku (3) generace signálů styku je spojen jedenáctým vodičem (011) s druhým vstupem (111) bloku (1) řídicí elektroniky záznamu a třetí výstup (307) bloku (3) generace signálů styku je spojen dvanáctým vodičem (012) s třetím vstupem (112) bloku (1) řídicí elektroniky záznamu a desátý výstup (113) bloku (1) řídicí elektroniky záznamu je spojen třináctým vodičem (013) s prvním vstupem (401) bloku (4) volby fázově řízeného oscilátoru a dále s prvním vstupem (501) bloku (5) generátoru fázově řízeného oscilátoru a první výstup (404) bloku (4) volby fázově řízeného oscilátoru je spojen čtrnáctým vodičem (014) s čtvrtým vstupem (114) bloku (1) řídicí elektroniky záznamu a první výstup (602) bloku (6) ovládání fázově řízeného oscilátoru je spojen patnáctým vodičem (015) s pátým vstupem (115) bloku (1) řídicí elektroniky záznamu a druhý výstup (603) bloku (6) ovládání fázově řízeného oscilátoru je spojen šestnáctým vodičem (016) s šestým vstupem (116) bloku (1) řídicí elektroniky záznamu a prvý výstup (203) bloku (2) generace typu disku je spojen sedmnáctým vodičem (017) s čtvrtým
  2. 2,7530 vstupem (304) bloku (3) generace signálů styku a dále s druhým vstupem (402) bloku (4) volby fázová řízeného oscilátoru a první výstup (502) bloku (5) generátoru fázově řízeného oscilátoru je spojen osmnáctým vodičem (018) s prvním vstupem (601) bloku (6) ovládání fázově řízeného oscilátoru a dále s třetím vstupem (403) bloku (4) volby fázově řízeného oscilátoru a třetí výstup (604) bloku (6) ovládání fázově řízeného oscilátoru je spojen devatenáctým vodičem (019) s druhým vstupem (503) bloku (5) generátoru fázově řízeného oscilátoru.
CS291281A 1981-04-16 1981-04-16 Zapojení pro současné připojení dvou různých typů magnetických diskových pamětí k jedné řídicí elektronice záznamu CS217530B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS291281A CS217530B1 (cs) 1981-04-16 1981-04-16 Zapojení pro současné připojení dvou různých typů magnetických diskových pamětí k jedné řídicí elektronice záznamu

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS291281A CS217530B1 (cs) 1981-04-16 1981-04-16 Zapojení pro současné připojení dvou různých typů magnetických diskových pamětí k jedné řídicí elektronice záznamu

Publications (1)

Publication Number Publication Date
CS217530B1 true CS217530B1 (cs) 1983-01-28

Family

ID=5367625

Family Applications (1)

Application Number Title Priority Date Filing Date
CS291281A CS217530B1 (cs) 1981-04-16 1981-04-16 Zapojení pro současné připojení dvou různých typů magnetických diskových pamětí k jedné řídicí elektronice záznamu

Country Status (1)

Country Link
CS (1) CS217530B1 (cs)

Similar Documents

Publication Publication Date Title
US5179540A (en) Programmable chip enable logic function
US6854042B1 (en) High-speed data-rate converting and switching circuit
US6414868B1 (en) Memory expansion module including multiple memory banks and a bank control circuit
US4443864A (en) Memory system for microprocessor with multiplexed address/data bus
US4306298A (en) Memory system for microprocessor with multiplexed address/data bus
CA2038162A1 (en) Programmable connector
KR960008824B1 (en) Multi bit test circuit and method of semiconductor memory device
CS217530B1 (cs) Zapojení pro současné připojení dvou různých typů magnetických diskových pamětí k jedné řídicí elektronice záznamu
Perkins et al. An integrated semiconductor memory system
US5821798A (en) Method for determining whether bi-directional or unidirectional data line circuits are used
US6094091A (en) Interface circuit capable of preventing reflected waves and glitches
JPH09102665A (ja) 回路基板
Cagle et al. No. 1 ESS logic circuits and their application to the design of the central control
US5289586A (en) Digital information transmission apparatus and method of driving information transmission bus system thereof
JPS6315620B2 (cs)
KR870003281Y1 (ko) 인터페이스회로
KR960016404B1 (ko) 메모리 모듈과 패리티 비트 에뮬레이터 및 패리티 비트 에뮬레이션 방법
SU1040481A1 (ru) Устройство дл ввода информации
JPS62128544A (ja) ゲ−トアレイ型半導体集積回路装置
Evans et al. A New Microminiature Digital Computer
Ruitao et al. A Method of Implementing One Module Multiple Usages for VXI Module
JPH084222B2 (ja) 集積回路装置
Mendell Real-time interferometer phase detection using an LSI-11 microcomputer and high-speed digital techniques
JPH02165725A (ja) 電子回路装置
JPH0344961A (ja) 半導体集積回路装置