CS216768B1

CS216768B1 - Wiring for digital device function evaluation

Info

Publication number: CS216768B1
Application number: CS380881A
Authority: CS
Inventors: Karel Uhlir; Rene Kolliner; Petr Micek; Jiri Semecky; Jan Houdek
Original assignee: Karel Uhlir; Rene Kolliner; Petr Micek; Jiri Semecky; Jan Houdek
Priority date: 1981-05-22
Filing date: 1981-05-22
Publication date: 1982-11-26

Abstract

Vynález se týká číslicová elektron!» ky a řeší testování funkce číslicových zařízení. Podstatou vynálezu je vyhodnocení číslicová informace poskytovaná testovaným zařízením v definovaném a opakovatelném intervalu. Výsledkem vyhodnocená informace je šestnáctibitový informační symbol, který je možno porovnat se symbolem odečteným na zařízeni, jehož funkce je bezchybná. Vynález se dá využít při testování číslicových zařízení při jejioh výrobš, v provozu i při údržbě. Vynález nejlépe charakterizuje připojené bloková schéma.The invention relates to digital electronics and addresses the testing of the function of digital devices. The essence of the invention is the evaluation of digital information provided by the device under test in a defined and repeatable interval. The result of the evaluated information is a sixteen-bit information symbol, which can be compared with the symbol read from the device, the function of which is flawless. The invention can be used in the testing of digital devices during their manufacture, operation and maintenance. The invention is best characterized by the attached block diagram.

Description

Vynález se týká zapojení pro vyhodnocování funkoe číslicových zařízení, vhodného jak pro testování číslioovýoh zařízení v sériové výrobě, tak i pro servisní práoi na téchto zařízeních.The present invention relates to a circuit for evaluating the functioning of digital devices suitable for testing both digital devices in series production and for service work on such devices.

Zapojení podle vynálezu je možno použít pro již dříve realizovaná číslicová zařízení bez dodatečných úprav těohto zařízení, které obvykle vyžaduje většina používanýoh testerů.The circuitry according to the invention can be used for previously implemented digital devices without additional modifications to such devices, which are usually required by most testers used.

Doposud se vyhodnocování funkoe číslicových zařízení provádí buá relativně jednoduchými prostředky, jako jsou generátory, osoiloskopy, čítače,voltmetry, logické sondy , logické analyzátory, vyžadující vysoce kvalifikovanou obsluhu a velké časové nároky, nebo automatickými testovacími systémy na principu funkčního testování prvků v obvodu. Tyto systémy řeší problém testování beze zbytku, avěak jsou investičně náročné a je nutno propočítat návratnost této investice vzhledem k dané nebo uvažované sériovosti výroby. Provoz těchto systémů vyžaduje další náklady: u funkčníoh testerů to jsou hlavně náklady na sestavení testovacích programů, u testerů prvků v obvodu pak pořizovací náklady na připojovací adaptér, např. jehlové pole, pro každou testovanou desku. Mnohem obtížnější situace nastane při servisních opravách číslicových systémů mimo výrobní závod u uživatele. Doposud jsou použitelné pouze jednoduché přenosné prostředky se všemi výše uvedenými nevýhodami.Until now, the evaluation of the funcoe of digital devices is carried out either by relatively simple means such as generators, osoilloscopes, counters, voltmeters, logic probes, logic analyzers requiring highly skilled operation and high time demands, or by automated test systems based on functional circuit testing. These systems solve the problem of testing completely, but they are investment-intensive and it is necessary to calculate the return on this investment with respect to the given or considered series production. Operation of these systems requires additional costs: for functional testers, these are mainly the cost of setting up test programs, and for circuit testers, the cost of a connection adapter, such as a needle array, for each board tested. A much more difficult situation occurs when servicing digital systems off-site at the user's site. So far only simple portable means with all the above mentioned disadvantages are usable.

Výše uvedené nedostatky jsou odstraněny zapojením pro vyhodnocování funkoe číslicových zařízení podle vynálezu, jehož podstatou je, že výstup sondy pro příjem číslicové informace je připojen na prvý vstup pamětí číslicové informace, na jejíž druhý vstup je připojen prvý výstup bloku volby hran, zatímco výstup paměti číslicové informace je připojen na prvý vstup zdroje cyklického kódu, na jehož druhý vstup je zapojen prvý výstup bloku řídících obvodů. Výstup zdroje cyklického kódu je připojen jak na prvý vstup paměti informačních symbolů, tak na prvý vstup blokuporovnávaoíoh obvodů, přičemž na druhý vstup paměti informačních symbolů je připojen druhý výstup bloku řídících obvodů, zatímco výstup paměti informačních symbolů je připojen jak na vstup zobrazovací jednotky, tak na třetí vstup bloku porovnávacích obvodů. První až čtvrtý vstup bloku zpracování řídíoíoh signálů jsou určeny pro vhodné řídící signály odebrané z testovaného číslicového zařízení. Na pátý vstup bloku zpracování řídících signálů je připojen výstup bloku obvodů zastavení při nestabilní informaci. Výstup bloku zpracování řídících signálů je zapojen na prvý vstup bloku volby hran, přičemž na druhý vstup bloku volby hran je přiveden prvý výstup bloku ovládacích prvků. Druhý výstup bloku ovládacích prvků je zapojen do prvého vstupu bloku obvodů zastavení při nestabilní informaci. Druhý výstup bloku volby hran je připojen na vstup bloku řídících obvodů, jehož čtvrtý výstup je připojen na vstup bloku indikace intervalu vyhodnocování. Třetí výstup bloku řídících obvodů je připojen na druhý vstup bloku porovnávacích obvodů, jehož výstup je připojen na vstup bloku indikace nestabilní informace. Druhý výstup bloku porovnávacích obvodů je zapojen do druhého vstupu bloku obvodů zastavení při nestabilní informaci.The above drawbacks are overcome by a circuit for evaluating the funcoe of digital devices according to the invention, which is that the output of the digital information receiving probe is connected to the first input of the digital information memory, the second input of which is the first output of the edge selection block; the information is connected to the first input of the source of the cyclic code, to the second input of which the first output of the control circuit block is connected. The output of the cyclic code source is connected to both the first input of the information symbol memory and the first input of the block circuitry, the second input of the information symbol memory to the second output of the control circuit block, while the output of the information symbol memory is connected to both the display unit and to the third input of the comparator circuit block. The first to fourth inputs of the signal processing block are for appropriate control signals taken from the digital device being tested. The output of the stop circuit block at unstable information is connected to the fifth input of the control signal processing block. The output of the control signal processing block is connected to the first input of the edge selection block, and the second input of the edge selection block is fed to the first output of the control block. The second output of the control block is connected to the first input of the stop circuit block at unstable information. The second output of the edge selection block is connected to the input of the control circuit block, the fourth output of which is connected to the input of the evaluation interval indication block. The third output of the control circuit block is connected to the second input of the comparator circuit block, the output of which is connected to the input of the unstable information block. The second output of the comparator circuit block is connected to the second input of the stop circuit block at unstable information.

Výhody zapojení podle vynálezu jsou tyto: vysoká účinnost zachycení eventuální poruchy vyhodnocovaného zažízení, velmi malé pořizovací náklady, malé provozní náklady, nízká energetická náročnost, malé požadavky na kvalifikaci obsluhy, malé požadavky na zaškolení obsluhy, velká mobilnost důležitá v oblasti opravárenství číslicových zařízení, jednoduchá realizace s použitím běžně dostupných součástek.Advantages of the connection according to the invention are: high efficiency of detecting eventual failure of evaluated equipment, very low purchase costs, low operating costs, low energy consumption, low requirements for operator qualification, low requirements for operator training, great mobility important in the field of digital equipment repair, simple implementation using commonly available components.

Na připojeném výkresu je uvedeno blokové schéma možné realizace zapojení podle vynálezu.The attached drawing shows a block diagram of a possible implementation of the circuit according to the invention.

Zapojení je opatřeno sondou χ pro příjem číslicové informace, na jejíž vstup 110 je přivedena testovaná informační posloupnost. Výstup sondy 1 pro příjem číslicové informace je připojen na prvý vstup 210 paměti £ číslicové informace, na jejíž druhý vstup 220 jsou zapojeny řídící signály z prvého výstupu bloku 2 volby hran. Výstup paměti 2číslicové informace je připojen na prvý vstup 310 zdroje 2 cyklického kódu,na jehož druhý vstup 320 jsou zapojeny řídící signály z prvého výstupu bloku 8 řídících obvodů, zatímco výstup zdroje 2 cyklického kódu je připojen jak na prvý vstup 410 paměti £ informačních symbolů, tak na prvý vstup 910 bloku £ porovnávaoích obvodů, přičemž na druhý vstup 420 paměti £ informačních symbolů je připojen druhý výstup bloku 8 řídících obvodů. Výstup paměti £ informačních symbolů je připojen jak na vstup 510 zobrazovací jednotky £, tak na třetí vstup 930 bloku £ porovnávacích obvodů. Na prvý až čtvrtý vstup 610. 620. 630. 640 bloku £ zpracování řídících signálů jsou připojeny vhodné řídící signály odebrané z testovaného číslicového zařízení. Na pátý vstup 650 bloku 6 zpracování řídících signálů je připojen výstup bloku 13 obvodů zastavení při nestabilní informaci. Výstup bloku 6 zpracování řídících signálů je zapojen na prvý vstup 710 bloku2 volby hran a na druhý vstup 720 bloku 2 volby hran je připojen prvý výstup bloku 10 ovládacích prvků. Druhý výstup bloku 10 ovládacích prvků je zapojen do prvého vstupu 130 bloku 13 obvodů zastavení při nestabilní informaci. Druhý výstup bloku 2 volby hran je připojen na vstup 810 bloku 8 řídících obvodů, jehož £ výstup je zapojen na vstup 121 bloku 12 indikace intervalu vyhodnocování, zatímco třetí výstup bloku 8 řídících obvodů je připojen na druhý vstup 920 bloku £ porovnávacích obvodů, jehož prvý výstup je připojen na vstup 111 bloku 11 indikace nestabilní informace a druhý výstup bloku £ porovnávacích obvodů je zapojen do druhého vstupu 131 bloku 13 obvodů zastavení při nestabilní informaci. Funkce zapojení podle vynálezu je následující: na vstup 110 sondy 1 pro příjem číslicové informace se přivede informační sekvence z vyhodnocovaného číslicového zařízení. V paměti 2 Číslicové informace se tato sekvence synchronizuje s taktovacími impulsy vyhodnocovaného číslicového zařízení, připojenými na pravý vstup 610 bloku 6. zpracování řídících signálů. Pomocí bloku 2 volby hran a bloku 10 ovládacích prvků je možno zvolit synchronizaci číslicové informace buá na náběžnou, nebo .na sestupnou hranu taktovacíoh pulsů, po případě je možno zvolit režim se zastavením při nestabilní informaci. Dále pak číslicová informace postupuje do zdroje 2 cyklického kódu, kde je zakódována do podoby šestnáctibitového informačního symbolu. Tento informační symbol se zapisuje jednak do paměti £ informačních symbolů, jednak při3 chází na vstup 910 bloku 2 porovnávacích obvodů. Tam se porovná s předchozím informačním symbolem, přítomném na vstupu 930 bloku 2 porovnávacích obvodů a získaném při posledním oyklu vyhodnocování a již zapsaném v paměti £ informačních symbolů. Při nesouhlasu starého a nového informačního symbolu se uvede v činnost blok 11 indikace nestabilní informaoe a blok 13 obvodů zastavení při nestabilní informaci. Informační symboly zapsané v paměti £ informačních symbolů se navíc vedou do vstupu 510 zobrazovací jednotky 2» kde jsou zobrazeny pro obsluhu jako indikace správnosti /nesprávnosti/ funkce vyhodnooovaoího číslicového zařízení. Signály, které řídí činnost celého zapojení, jsou odebírány jednak z vyhodnocovaného číslicového zařízení a zavedeny do druhého, třetího a čtvrtého vstupu 620. 630. 640 bloku 6 zpracování řídících signálů, jednak z bloku 13 obvodů zastavení při nestabilní informaci a zavedeny do pátého vstupu 650 bloku 6 zpracování řídících signálů, odkud jsou vedeny přes blok χ volby hran do bloku 8 řídících obvodů, kde jsou generovány impulsy pro řízení zdroje 2 cyklického kódu zavedené do jeho druhého vstupu 320. impulsy pro řízení paměti £ informačních symbolů, zavedené do jejího druhého vstupu 420. impulsy pro řízení bloku 2 porovnávacích obvodů, zavedené do jeho druhého vstupu 920. a impulsy pro řízení bloku 12 indikace intervalu vyhodnocování, zavedené do jeho vstupu 121. Blok 10 ovládacích prvků slouží obsluze k volbě vhodného provozního režimu zapojení pro vyhodnocování funkce číslicových zařízení.The wiring is provided with a probe χ for receiving digital information, to whose input 110 the test information sequence is supplied. The output of the digital information receiving probe 1 is connected to the first input 210 of the digital information memory 6, to the second input 220 of which the control signals from the first output of the edge selection block 2 are connected. The output of the digital information memory 2 is connected to the first input 310 of the cyclic code source 2, to the second input 320 of which the control signals from the first output of the control circuit block 8 are connected, while the output of the cyclic code source 2 is connected to the first input 410 of the information symbol memory. the second input 910 of the control circuit block 8 is connected to the second input 420 of the information circuit 6. The output of the information symbol memory 6 is connected to both the input 510 of the display unit 6 and the third input 930 of the comparator circuit block 6. Appropriate control signals taken from the digital device being tested are coupled to the first to fourth inputs 610, 620, 630, 640 of the control signal processing block 6. At the fifth input 650 of the control signal processing block 6, the output of the stop circuit block 13 is connected at unstable information. The output of the control signal processing block 6 is connected to the first input 710 of the edge selection block 2 and to the second input 720 of the edge selection block 2 the first output of the control block 10 is connected. The second output of the control block 10 is connected to the first input 130 of the stop circuit block 13 at unstable information. The second output of the edge selection block 2 is connected to the input 810 of the control circuit block 8, the output of which is connected to the input 121 of the evaluation interval indication block 12, while the third output of the control circuit block 8 is connected to the second input 920 of the comparison circuit. the output is connected to the input 111 of the unstable information indicating block 11 and the second output of the comparator circuit block 6 is connected to the second input 131 of the stop circuit 13 of the unstable information. The circuitry function of the invention is as follows: the input 110 of the digital information receiving probe 1 is fed with an information sequence from the digital device being evaluated. In the Digital Information Memory 2, this sequence is synchronized with the timing pulses of the evaluated digital device connected to the right input 610 of the control signal processing block 6. FIG. By means of the edge selection block 2 and the control element block 10, it is possible to select the synchronization of the digital information to either the rising or falling edge of the clock pulses, in which case it is possible to select the stop mode at unstable information. Furthermore, the digital information passes to the cyclic code source 2 where it is encoded as a 16-bit information symbol. This information symbol is written both to the information symbol memory 6 and to the input 910 of the comparator circuit block 2. There, it is compared with the previous information symbol present at the input 930 of the comparator circuit block 2 and obtained at the last evaluation loop and already written in the information symbol memory 6. In case of disagreement of the old and new information symbol, block 11 of unstable information indication and block 13 of stop circuits of unstable information are activated. In addition, the information symbols written in the information symbol memory 6 are fed to an input 510 of the display unit 2 where they are displayed for operation as an indication of the correctness / incorrectness / function of the evaluating digital device. The signals that control the operation of the entire wiring are taken from the evaluated digital device and applied to the second, third and fourth inputs 620. 630. 640 of the control signal processing block 6 and the block 13 of the stop circuits at unstable information and input to the fifth input 650 the control signal processing block 6, from where it is routed via the edge selection block χ to the control circuit block 8, where pulses are generated to control the cyclic code source 2 applied to its second input 320. the information symbol control pulses 6 applied to its second input 420. pulses to control the comparator circuit block 2 applied to its second input 920. and pulses to control the evaluation interval block 12 applied to its input 121. The control block 10 serves the operator to select the appropriate wiring mode for evaluating the digital device function. .

Zapojení podle vynálezu lze využít buá jako samostatný měřicí přístroj, nebo ve spojení s dalšími zapojeními ve větších měřicích nebo diagnostických systémech, například v automatických testerech, nebo konečně jako součást číslicových zařízení, sloužící pro jejich údržbu.The circuitry according to the invention can be used either as a standalone measuring instrument or in conjunction with other circuitry in larger measuring or diagnostic systems, for example in automatic testers, or finally as part of digital devices for their maintenance.

Claims

A circuit for evaluating the operation of digital devices, characterized in that the output of the digital information receiving probe (1) is connected to a first input (210) of the digital information memory (2) to which the second input (220) is connected the first output of the block (7). edge selection, while the output of the digital information memory (2) is connected to the first input (310) of the cyclic code source (3), to the second input (320) of which the first output of the control circuit block 8 is connected; connected to both the first input (410) of the information symbol memory (4) and the first input (910) of the comparator circuit block (9), the second output of the block (8) being connected to the second input (420) of the information symbol memory (4) ) of the control circuit, while the output of the information symbol memory (4) is connected to both the input (510) of the display unit (5) and the third input (930) of the comparator circuit block (9), the first to fourth the input (610, 620, 630, 640) of the control signal block (6) is intended for suitable control signals taken from the digital device under test and the output of the control block (13) is connected to the fifth input (650) of the control signal block (6) stopping at unstable information while the output of the control signal processing block (6) is coupled to the first input (710) of the edge selection block (7), and the first output of the block (10) is connected to the second input (720) of the edge selection block the second output of the control block (10) being connected to the first input (130) of the stop circuit block (13) at unstable information, while the second output of the edge selection block (7) is connected to the input (810) of the block (8) a control circuit whose fourth output is connected to the input (121) of the evaluation interval block (12), while the third output of the control circuit block (8) is connected to the second block input (920) (9) comparing circuitry, the first output of which is connected to the input (111) of the unstable information indicating block (11) and the second output of the comparing circuit block (9) is connected to the second input (131) of the unstable information block (13).