CS215992B1

CS215992B1 - Connection of circuits for determination of the short-term phase alterations of the frequency sources

Info

Publication number: CS215992B1
Application number: CS764879A
Authority: CS
Inventors: Jiri Hercik
Original assignee: Jiri Hercik
Priority date: 1979-11-09
Filing date: 1979-11-09
Publication date: 1982-10-29

Description

Vynález se týká zapojení obvodů pro zjišíovéní krátkodobých fázových zněn zdrojů kmitočtu a řeěí problém, který spočívá v možnosti jednoduché kontroly výskytu těchto změn v předem známých kvantech, jejich velikosti a četnosti v předem určeném časovém intervalu.The invention relates to circuitry for detecting short-term phase changes of frequency sources and solves the problem of simply checking the occurrence of these changes in known quantities, their size and frequency in a predetermined time interval.

Doposud se pro kontrolu krátkodobých změn fáze pravidelného kmitového průběhu, například sinusového, používá buá porovnávání tohoto průběhu s průběhem normálovým. Osciloskopická metoda s použitím Lissajousových obrazců, nebo je využíván elektronický čítač.So far, a comparison of this waveform with the normal waveform has been used to control short-term changes in the periodic waveform, e.g. Oscilloscopic method using Lissajous patterns, or an electronic counter is used.

Změny fáze, které proběhnou ve velmi krátké době, například (, ms, 100 ^is, 10 ^»s) lze velmi obtížně kontrolovat i pomocí dosavadních způsobů, nebol je vždy potřeba buá trvalé obsluhy ke sledování průběhu na obrazovce osciloskopu, přitom odečtení absolutní hodnoty krátkodobé změny fézo je velmi nepřesné.Phase changes that take place in a very short time, such as (, ms, 100 ^ is, 10 ^ »s), can be very difficult to control using the previous methods, it is not always necessary to be a permanent operator to monitor the progress on the oscilloscope screen, The value of the short-term change of the phez is very inaccurate.

Při použiti čítače by bylo nutné zapisovat jednotlivé údaje frekvence a z nich vyhodnotit krátkodobou stabilitu. To vede k použití tiskárny, navíc použitím čítačového měřiče nt«ií možno postihnout chování kmitočtu v době mimo právě měřené časové vzorky.When using the counter, it would be necessary to write individual frequency data and to evaluate short-term stability from them. This leads to the use of a printer, moreover, by using a counter meter, it is possible to capture the frequency behavior outside the time samples being measured.

Výše uvedené nedostatky odstraňuje zapojení obvodů pro zjišíování krátkodobých fázových změn podle vynálezu, jehož podstatou je, že vstupní svorka je připojena na vstup tvarovacích obvodů, jejichž první vstup je připojen na vstup zpožáovací linky, a jejich druhý výstup je připojen na druhý vstup koincidenčního obvodu a na vstup prvního derivačního obvodu. První vstup koincidenčního obvodu je připojen na výstup zpožáovací linky a výstup tohoto koincidenčního obvodu je připojen jednak na vstup druhého derivačního obvodu, dále na vstup druhého klopného obvodu a na vstup prvního klopného obvodu, jehož výstup je připojen na vstup prvního čítače pulsů. Tento čítač je svým prvním, druhým, třetím a čtvrtým výstupem spojen postupně s prvním,druhým,třetím a čtvrtým vstupem prvního číslicového indikátoru. Výstup druhého klopného obvodu je připojen na vstup druhého čítače pulsů, který je svým prvním,druhým třetím a čtvrtým výstupem spojen postupně s prvním, druhým, třetím a čtvrtým vstupem druhého Číslicového indikátoru. Výstup prvního derivačního obvodu je připojen jednak na nulovací vstup prvního klopného obvodu a dále na nulovací vstup druhého klopného obvodu, přičemž výstup druhého derivačního obvodu je připojen na vstup prvního zpožďovacího obvodu. Výstup tohoto zpožďovacího obvodu je připojen jednak na vstup druhého zpožďovacího obvodu, který má výstup připojen na hodinový vstup druhého klopného obvodu a jednak na hodinový vstup prvního klopného obvodu.The above drawbacks are eliminated by the short circuit phase detection circuitry of the present invention, wherein the input terminal is connected to the input of the forming circuit, the first input of which is connected to the input of the delay line, and their second output is connected to the second input of the coincidence circuit; to the input of the first derivative circuit. The first input of the coincidence circuit is connected to the output of the delay line and the output of this coincidence circuit is connected to the input of the second derivative circuit, to the input of the second flip-flop and to the input of the first flip-flop. This counter is connected with its first, second, third and fourth outputs sequentially to the first, second, third and fourth inputs of the first digital indicator. The output of the second flip-flop is connected to the input of the second pulse counter, which by its first, second third and fourth outputs is connected sequentially to the first, second, third and fourth inputs of the second digital indicator. The output of the first derivative circuit is connected both to the reset input of the first flip-flop and further to the reset input of the second flip-flop, the output of the second derivative circuit being connected to the input of the first delay circuit. The output of this delay circuit is connected both to the input of the second delay circuit, which has the output connected to the clock input of the second flip-flop and to the clock input of the first flip-flop.

Výhody vynálezu spočívají v tom, že zjištěné krátkodobé fázové změny měřeného kmitočtu je možno vyhodnotit po určité době, případně je možno výskyt změny fáze přesně časově lokalizovat, např. tak, že při výskytu fázové odchylky větší, než je předem určená hodnota, bude generován příkaz k zápisu přesného časového údaje. Kontrolu fázových změn je pomocí tohoto zapojení možno zajistit i s využitím pouze zapracované osoby, bez hlubších odborných znalostí. Výsledek měření určuje počet a velikost fázové změny v předem určených kvantech. .The advantages of the invention are that the detected short-term phase changes of the measured frequency can be evaluated after a certain time, or the occurrence of the phase change can be precisely localized, eg by generating a command if a phase deviation is greater than a predetermined value. to record the exact time. The control of phase changes can be ensured by this wiring even with the use of an integrated person only, without deeper professional knowledge. The measurement result determines the number and magnitude of the phase change in predetermined quantities. .

Napojení podle předmětného vynálezu bude dále blíže popsáno pomocí připojených výkresů, kde na obr. 1 je uvedeno blokové schéma zapojení a na obr. 2 jsou uvedeny některé základní průběhy elektrických impulsů na výstupech jednotlivých bloků.The circuit according to the present invention will be described in more detail below with reference to the accompanying drawings, in which Fig. 1 shows a block diagram and Fig. 2 shows some basic electrical pulses at the outputs of the individual blocks.

Zapojení sestává z jednotlivých bloků. Toto propojení bude dál popsáno současně se sledováním jednotlivých průběhů na vstupech a výstupech těchto bloků. Zapojení jé navrhováno z logických obvodů typu negovaný součin, klopný obvod typu D a čítač pulsu.The wiring consists of individual blocks. This interconnection will be described together with the monitoring of individual waveforms at the inputs and outputs of these blocks. The circuit is designed from logic circuits of the negated product type, flip-flop type D and pulse counter.

Měřené frekvence je přivedena na vstupní svorku A viz. obr. 1, která je připojena na vstup la tvarovacích obvodů 1. Na výstupu 1b těchto obvodů je průběh impulsů buď jako individuální případ, kdy kmitočet nevykazuje fázové změny, to je průběh a obr. 2, nebo případ, kdy perioda jednotlivých pulsů se mění. Průběh b téhož obrázku. Na výstupu 2b zpožďovací linky 2 jsou pulsy posunuté o dobu, která odpovídá zpoždění této linky. Průběh £ obrázku 2.Measured frequency is connected to input terminal A see. Fig. 1, which is connected to the input 1a of the forming circuits 1. At the output 1b of these circuits, the pulse waveform is either an individual case where the frequency does not show phase changes, i.e. a waveform and Fig. 2 or . Progress of the same picture. At the output 2b of the delay line 2, the pulses are shifted by a time that corresponds to the delay of that line. The course of FIG. 2.

Na výstupu 3c koinoidenčních obvodů 3 je koincidenční průběh - průběh a, obr. 2, který vzniká porovnáním průběhu £ a c - obr. 2, a to tak, že šířka pulsů tohoto průběhu je závislá na časovém odstupu náběžných hran obou průběhů.At the output 3c of the coinoid circuits 3 there is a coincidence waveform - waveform a, FIG. 2, which results from a comparison of waveforms a and c - FIG. 2, so that the pulse width of this waveform depends on the time interval of the rising edges of both waveforms.

Nyní potřebujeme v podstatě kvantovat jednotlivé různé šířky výsledných pulsů průběhu £ - obr. 2. K tomu vytvoříme jehlové pulsy vždy v době náběžné hrany průběhu a· Výsledkem jé průběh f. Dalším zpožděním tohoto průběhu o Δΐ a 2 4t získáme průběhy £ a &. Přivedeme-li na první a druhý, 4a. 5a vstup prvního, 4, a druhého, 2 klopného obvodu typu D průběh a a na jejich hodinové vstupy 4b. a 5b průběhy £ a Ji, potom se oba klopné obvody přiklopi podle průběhu i a j na obr. 2, a to v tom případě, že jejích vstupy D, 4a. 5a budou ve stavu log. 1 určitou dobu At před příchodem kladné hrany hodinového pulsu podle průběhu £ a ϋ (obr. 2).Now we need to quantify the various different widths of the resulting pulse waveforms - - Fig. 2. To do this, we create needle pulses always at the leading edge of the waveform · and the result is a waveform f. If we bring to the first and second, 4a. 5a the input of the first, 4, and the second, 2 type D flip-flops and their clock inputs 4b. and 5b, respectively, the two flip-flops are tilted according to the waveforms i and j in Fig. 2, in the case that its inputs D, 4a. 5a will be in log. 1 at a certain time předt before the arrival of the positive edge of the clock pulse according to the course a and ϋ (Fig. 2).

V případě, že některý z D vstupů bude před přechodem hodinového impulsu v log. 0, nedojde k překlopení prvního nebo druhého klopného obvodu 4, Z typu ^D, jejich výstup zůstává v log 0, kterou mu určil nulovací průběh £ - obr. 2, přivedený na jejich vstupy 4d a 5d. a odvozený v prvním derivačním obvodu 8.In the event that any of the D inputs will be in the log before the clock pulse passes. 0, the first or second flip-flop 4, Z of type ^D , does not flip, their output remains in log 0, determined by the resetting curve δ - Fig. 2, applied to their inputs 4d and 5d. and derived in the first derivative circuit 8.

Vzhledem k tomu, že první Čítač .pulsů 6 čitá průběh i - obr. 2 a druhý čítač pulsů 10 čítá průběh j, - obr. 2, bude údaj na prvním, 2 a druhém, 11 číslicovém indikátoru odlišný, a počet indikovaných pulsů bude záviset na šířce pulsů průběhu £,·Since the first pulse counter 6 is a waveform i - Fig. 2 and the second pulse counter 10 is a waveform j - Fig. 2, the reading on the first, second and second 11-digit indicators will be different, and the number of pulses indicated will be depending on the pulse width £, ·

Pro tento konkrétní případ, tak, jak je navržen podle obr. 1, kde jsou zapojeny jen dva klopné obvody typu D, první í, druhý ji, bude obsah prvního čítače pulsů 6 a první čísli3 cový indikátor 2 udávat počet pulsů obsažených v průběhu e, které jsou delší než' Atj obsah druhého čítače pulsů 10 a druhý číslicový indikátor bude udávat počet pulsů, které jsou delší než 2 At.For this particular case, as suggested in Fig. 1, where only two D-type flip-flops are connected, the first one, the second one, the contents of the first pulse counter 6 and the first digital indicator 2 will indicate the number of pulses contained during e that are longer than the At 1 content of the second pulse counter 10 and the second digital indicator will indicate the number of pulses that are longer than 2 At.

Zapojení podle obr. 1 je možno rozšířit obecně na n klopných obvodů typu D. Po určité době, kterou zvolíme jako měřicí interval máme pak možnost určit četnost pulsů v průběhu které jsou deláí než doba n . At, když bude platit, že na každý klopný obvod typu D v zapojení je připojen hodinový signál se zpožděním Δ t oproti předchozímu klopnému obvodu.The circuit according to Fig. 1 can be extended generally to n flip-flops of the D type. At, if it is true that each D-type flip-flop in the wiring is connected to a clock signal with a delay Δ t compared to the previous flip-flop.

Zapojení podle vynálezu lze mnohostranně využít ke zjištovéní fázových změn kmitočtu, kde případné změny mohou vyvolat poruchy funkce zařízení, které tento kmitočet využívá.The circuitry according to the invention can be used in a variety of ways to detect phase changes of frequency, where any changes can cause malfunctions of the device using this frequency.

To jest například v logických sítích, v řídicích systémech a v regulačních obvodech.That is, for example, in logic networks, control systems and control circuits.

Claims

Circuit for detecting short-term phase changes of frequency sources, characterized in that the input terminal (A) with the connected measured frequency is connected to the input (1a) of the forming circuits (1), their first output (1b) is connected to the input (2a) the delay line (2), and their second output (1c) is connected to the second input (3b) of the coincidence circuit (3) and to the input (8a) of the first derivative circuit (8), the first input (3a) of the coincidence circuit (3) is connected to the output (2b) of the delay line (2) and the output of this coincidence circuit (3c) is connected to the input (9a) of the second derivative circuit (9), the input (5a) of the second flip-flop (5) and the input (4a) ) a first flip-flop (4) whose output (4c) is connected to the input (6a) of the first pulse counter (6), which is its first output (6b), second output (6c), third output (6d) and fourth output (6e) connected sequentially to the first input (7a), the second m input (7b), third input (7c) and fourth input (7d) of the first digital indicator (7), the output (5c) of the second flip-flop (5) being connected to the input (10a) of the second pulse counter (10) is connected successively to the first input (11a), the second input (11b), the third input (11c) and the fourth input (1) by its first output (10b), the second output (10c), the third output (10b) and the fourth output (10e) Id) of the second digital indicator (11), the output (8b) of the first derivative circuit (8) being connected to the reset input (4d) of the first flip-flop (4) and to the reset input (5d) of the second flip-flop (5) (9b) the second derivative circuit (9) is connected to the input (12a) of the first delay circuit (12), the output (12b) of which is connected to the input (13a) of the second delay circuit (13), which has the input (13b) connected to clock input (5b) of the second flip-flop (5) and clock input (4b) a first flip-flop (4).