CS215918B1 - Digitální obvod pro převod kódu BCD na dvojkový - Google Patents
Digitální obvod pro převod kódu BCD na dvojkový Download PDFInfo
- Publication number
- CS215918B1 CS215918B1 CS710579A CS710579A CS215918B1 CS 215918 B1 CS215918 B1 CS 215918B1 CS 710579 A CS710579 A CS 710579A CS 710579 A CS710579 A CS 710579A CS 215918 B1 CS215918 B1 CS 215918B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- bcd
- binary
- units
- code
- digital circuit
- Prior art date
Links
Landscapes
- Communication Control (AREA)
Abstract
Vynález se týká digitálního obvodu, převádějícího čtyřmístné číslo, zapsané v kódu BCD na totéž číslo zapsané dvojkovým kódem. Podstata vynálezu spočívá v tom, že sestává ze dvou bloků na sčítání cifer řádů jednotek a stovek, jejichž výstupy jsou napojeny na blok sčítání jednotek a desítek. Obvod lze využít v zařízeních, zajišíujících komunikaci např. měřičů, indikátorů a přepínačů, které mají výstup v BCD kódu, s počítači, paměími, indikátory a pod., které mají digitální vstup v dvojkovém kódu.
Description
(54)
Digitální obvod pro převod kódu BCD na dvojkový
Vynález se týká digitálního obvodu, převádějícího čtyřmístné číslo, zapsané v kódu BCD na totéž číslo zapsané dvojkovým kódem.
Podstata vynálezu spočívá v tom, že sestává ze dvou bloků na sčítání cifer řádů jednotek a stovek, jejichž výstupy jsou napojeny na blok sčítání jednotek a desítek.
Obvod lze využít v zařízeních, zajišíujících komunikaci např. měřičů, indikátorů a přepínačů, které mají výstup v BCD kódu, s počítači, paměími, indikátory a pod., které mají digitální vstup v dvojkovém kódu.
213 918
OBR. 1
215 91.8
215 918
Vynález se týká digitálního obvodu, převádějícího čtyřmístné číslo, zapsané v kódu BCD na totéž číslo zapsané dvojkovým kódem,
Měřioí přístroje bývají opatřeny výstupem, který udává výsledek v digitálním tvaru v kódu BOD, což umožňuje přehledný výstup čísla v desítkovém zápisu. Naproti tomu pro další zpracování počítačem bývá vyžadován zápis ve dvojkovém kódu, vhodnějším pro digitální operace* V takovém případě je nutno provést konverzi kódu BCD na dvojkový kód. Pro běžné přístroje přitom plně postačuje převod čtyř desítkových čísel, odpovídající přesnosti údaje 0,05 až 0,5 %·
Dosud se převod provádí buň pomocí sériového zpracování realizovaného počítačem, například mikroprocesorem, nebo paralelním čítačem BCD a dvojkovým anebo paralelním zpracováním pomocí speciálního převodníku, konstruovaného z obvodů na bázi paměti ROM, například typu '184. Doporučené zapojení podle firemního katalogu vyžaduje jedenáct obvodů typu '184 a převádí čtyřmístné číslo z kódu BCD do dvojkového v typickém čase 196 ns.
Dosavadní stav techniky zlepšuje digitální obvod pro převod BCD kódu na dvojkový podle vynálezu. Jeho podstata spočívá v tom, že sestává ze dvou bloků na sčítání cifer řádů jednotek a stovek, jejichž výstupy jsou napojeny na blok sčítání jednotek a desítek.
Vhodným sdružením argumentů a užitím šumátorů se realizuje převod z kódu BCD do dvojkového.
Výhodou vynálezu proti sériovému zpracování je vyšěí rychlost a dále skutečnost, že jde o kombinační obvod, nevyžadujíoí synchronizační signály a přídavné paměti. Proti dosavadnímu paralelnímu zpraoování obvody typu '184 má digitální obvod podle vynálezu nižší počet integrovaných obvodů, vyšší rychlost - pro obvody typu '283 resp. 's 283 jsou typické časy 89 ns resp. 60 ns proti 196 ns pro obvody typu '184· Další výhodou je nižší cena a snadnější dosažitelnost obvodů '83 resp· '283.
Vynález a jeho výhody jsou blíže objasněny na příkladu provedení pomocí připojeného výkresu, na němž obr. 1 znázorňuje blokové schéma zapojení, obr. 2 znázorňuje vnitřní struk turu bloku na sčítání oifer řádu jednotek á stovek a obr. 3 znázorňuje vnitřní strukturu bloku na sčítání jednotek a desítek.
Digitální obvod podle vynálezu na obr. 1 sestává z dvou bloků £ a 2 na sčítání cifer řádů jednotek a stovek', jejichž výstupy jsou napojeny na blok £ sčítání jednotek a desítek. Převáděné číslo je zobrazeno v BCD kódu šestnáctibitovým zápisem a v této formě je přivedeno na čtyřbitové vstupy Ϊ a Ϊ obou bloků £ a £ na sčítání cifer řádu jednotek a stovek.
Je-li x resp. y číselná hodnota zobrazená v kódu BCD na čtyřbitovýoh vstupech X resp.
Y a je-li z číselná hodnota zobrazená binárně na desetlbitovém výstupu Z, pak platí z «
100x + y.
Zápis je přiveden z desetibitového výstupu Z prvního bloku £ na sčítání oifer řádu jednotek a stovek na první desetibltový vstup V bloku £ sčítání jednotek a desítek a z deset ibitového výstupu 2 druhého bloku 2 na sčítání oifer řádu jednotek a stovek na druhý desetibltový vstup W bloku £ sčítání jednotek a desítek. Je-li v resp. v číselná hodnota zobrazená binárně na desetibltovýoh vstupeoh χ resp. W a u číselná hodnota zobrazená bi2
215 918 námě na čtmáctibitovém výstupu U, pak platí u 10v + w.
Vnitřní zapojení bloků na sčítání cifer řádu jednotek a stovek resp. desítek a tisíců je znázorněno na obr. 2. Jednotlivé bity až Χθ resp. až Υθ vstupujících oifer x resp.
y jsou zavedeny na. sumátory těchto bloků i a 2 na ečítání cifer řádu jednotek a stovek podle binárního rozkladu 100-64+32+4. Na nevyužité vstupy je zavedena logická nula 0. Čárkovaně je naznačeno sdružení čtyř jednobitových sumátorů do jednoho běžného čtyřbitového sumátoru. Součet vyjádřený jednotlivými bity Zg až Ζθ vystupujícího čísla je proveden v jediné sčítaoí úrovni díky výhodnému rozkladu.
Vnitřní zapojení bloku 2. sčítání jednotek a desítek je naznačeno na obr. 3. Jednotlivé bity V^ až νθ resp. ϊθ až ϊθ vstupujících čísel v resp. w jsou zavedeny na sumátory podle binárního rozkladu 10 8 + 2 a na nevyužité bity je zavedena logická nula. Součet je proveden ve dvou sčítacíoh úrovních, takže celkový převod se realizuje pouze ve třech sčítacích úrovních a je vyjádřen jednotlivými bity —13 až U*) na čtmáctibitovém výstupu bloku 2 sčítání jednotek a desítek. Vhodným rozkladem je dosažena úspora počtu obvodu, času převodu i ceny obvodu podle vynálezu.
Digitální obvod pro převod kódu BCD na dvojkový je použitelný v zařízeních, zajištujících komunikaci například měřičů, indikátorů a přepínačů, které mají výstup v BCD kódu, s počítači, paměími, indikátory a podobně, které mají digitální vstup v dvojkovém kódu.
Claims (1)
- PŘEDMĚT VYNÁLEZUDigitální obvod pro převod kódu BCD na dvojkový, vyznačující se tím, že sestává ze dvou bloků (1 a 2) na sčítání cifer řádů jednotek a stovek, jejichž výstupy jsou napojeny na blok (3), sčítéiní jednotek a desítek.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS710579A CS215918B1 (cs) | 1979-10-19 | 1979-10-19 | Digitální obvod pro převod kódu BCD na dvojkový |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS710579A CS215918B1 (cs) | 1979-10-19 | 1979-10-19 | Digitální obvod pro převod kódu BCD na dvojkový |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS215918B1 true CS215918B1 (cs) | 1982-10-29 |
Family
ID=5419562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS710579A CS215918B1 (cs) | 1979-10-19 | 1979-10-19 | Digitální obvod pro převod kódu BCD na dvojkový |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS215918B1 (cs) |
-
1979
- 1979-10-19 CS CS710579A patent/CS215918B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1254722A (en) | Improved logical shifting devices | |
| CS215918B1 (cs) | Digitální obvod pro převod kódu BCD na dvojkový | |
| US3691554A (en) | Code converters | |
| GB811267A (en) | Analog to digital translators | |
| GB792513A (en) | Counting register and adder therefor | |
| SU1670684A1 (ru) | Устройство дл сравнени двух @ -разр дных чисел | |
| US3207888A (en) | Electronic circuit for complementing binary coded decimal numbers | |
| US3798434A (en) | Electronic device for quintupling a binary-coded decimal number | |
| US3611349A (en) | Binary-decimal converter | |
| JPH04500572A (ja) | Bcdコードまたはデユアルコードでコード化された被演算数の加算または減算のための回路装置 | |
| US3576562A (en) | Decoding arrangement for binary code decimal groups | |
| SU401994A1 (ru) | УСТРОЙСТВО дл ОПРЕДЕЛЕНИЯ МИНОРАНТ ДВОИЧНЫХ КОДОВ | |
| US3867617A (en) | Conversion unit for electrical signal sequences | |
| SU1072260A1 (ru) | Преобразователь напр жени в дес тичный код | |
| US4301504A (en) | Input-output apparatus for a microprocessor | |
| JPH0381175B2 (cs) | ||
| GB965749A (en) | Improvements relating to devices for dividing numbers | |
| US4376275A (en) | Very fast BCD-to-binary converter | |
| US3649823A (en) | Digital translator | |
| SU983566A1 (ru) | Частотно-цифровое измерительное устройство | |
| SU1587637A1 (ru) | Преобразователь кода | |
| SU424142A1 (ru) | Устройство сравнения двух чисел в цифровом коде | |
| JPH0997165A (ja) | 2進化10進数の純2進数変換回路及び純2進数の2進化10進数変換回路 | |
| SU427340A1 (ru) | Устройство для выделения младшего значащего разряда слова | |
| SU911725A1 (ru) | Преобразователь позиционного кода в кодлибау-крейга |