CS215706B1 - Zapojení převodníku napětí na binární kód - Google Patents

Description

POPIS VYNÁLEZU

REPUBLIKA 19 ’ K AUTORSKÉMU OSVĚDČENÍ 215 706 (11) (B1)

ÚŘAD PRO VYNÁLEZYA OBJEVY (75)

Autor vynálezu (54) (61) (23) Výstavní priorita(22) Přihlášeno 19 12 79(21) PV 9041-79 (40) Zveřejněno 31 08 81 (45) Vydáno 15 03 84 VLČEK JIŘÍ ing.,

LUSKA JAROMÍR ing.CSc-. , PRAHA

Zapojení převodníku napětí na binární kód

(51) Int. CI.J H 03 K 13/02 1

Vynález se týká zapojení převodníku, který převádí vstupní analogové napětí jednénebo obou polarit na binární kód. Vstup převodníku je galvanicky oddělen od výstupnídigitální části.

Jsou známá zapojení převodníků založená na váhovém principu. Mají vSak tu nevýhodu,že se nedají snadno galvanicky oddělit a je zapotřebí více oddělujících prvků elektro-mechanických - relé - nebo elektronických - transformátory, optoelektronické vazebníčleny apod. Jiná známé zapojení, která používají principu dvojí integrace a umožňujízpracovávat vstupní napětí jedné nebo obou polarit se sice dají lépe galvanicky oddě-lit, jsou věak náročná na počet a přesnost použitých součástí. Jiná známé zapojeníjsou založená na principu vyvážených nábojů, ale mohou z principielních důvodů zpra-covávat vstupní napětí jen jedné polarity.

Zapojení převodníku napětí na binární kód uvedené nevýhody odstraňuje. Podle pod-staty vynálezu se toho dosáhne tím, že obě vstupní svorky, připojené na zdroj vstup-ního napětí, jsou připojeny na vstupy symetrického zesilovače. K jeho neinvertujícímuvstupu je současně připojen přes první odpor přepínač, který je při vstupním napětíobou polarit přepojen na zdroj vztažného nulového napětí a při vstupním napětí jednépolarity přepojen jednak na zdroj referenčního napětí, jedftak na neinvertující vstupintegrátoru, na jehož invertující vstup je přes druhý odpor připojen výstup symetric-kého zesilovače. Výstup integrátoru je připojen na první vstup komparátoru, jehož 215 70ó 215 706 výstup je připojen na první vstup prvního klopného obvodu. Jeho první výstup je spojen sespínačem, který je připojen přes třetí odpor k invartujícímu vstupu integrátoru a ke zdro-ji normálového napětí. Druhý výstup prvního klopného obvodu je připojen na nulovací vstupdruhého klopného obvodu. Zdroj řídící frekvence je přes první galvanicky oddělující obvod,který je zdrojem normálového napětí a zdrojem stejnosměrného napětí pro napájení symetric-kého zesilovače, integrátoru, komparátoru a obou klopných obvodů, připojen na hodinové vatupy obou klopných obvodů. Zároveň je připojen na nastavovací vstup druhého klopného obvodu,jehož první vstup je připojen k druhému vstupu komparátoru a současně ke zdroji vztažnéhonulového napětí. Zdroj řídící frekvence je dále připojen k čítacímu vstupu děliče, jehožvýstup je připojen k blokovacímu vstupu čítače. Na čítači vstup čítače je přes druhý galva-nicky oddělující obvod připojen výstup druhého klopného obvodu. Na uvolňovací vstup čítačea nulovací vstup děliče je připojen zdroj vzorkovací frekvence. Paralelní výstupy čítačejsou výstupními svorkami převodníku.

Zapojení podle vynálezu mé malý počet oddělujících členů, umožňuje díky svému symetrickému vstupu a způsobu digitálního vyhodnocení vysoké potlačení nežádoucích dignélů a obsahujemalý počet přesných součástí. Převodník podle vynálezu je řízen jedinou frekvencí, na jejížstabilitě nezávisí přesnost převodu a která slouží též k získání napájecího napětí galva-nicky oddělené části převodníku. Příklad zapojeni podle vynálezu je déle popsán pomocí přiloženého výkresu. Vstupní ana-logové napětí je přivedeno ze zdroje U1 na vstupní svorky 1, 2 a odtud přes vysokoohmovéodpory R4. 4£ do symetrického zesilovače Zl. aby se potlačily nežádoucí signály, které senaindukují na přívodech od zdroje U1 vstupního napětí vůči zemi. Symetrický zesikyač Zlplni funkci impedančního přizpůsobení. Je přemostěn odporem R6. Jeho výstupní proud jestejný pro vstupní napětí jedné nebo obou polarit při přepnutí přepínače P se dvěma polo-hami a současné změně druhého odporu R2. Na invertující vstup integrátoru Z2 se přes druhýodpor R2 přivádí proud z výstupu symetrického zesilovače Zl a na neinvertující vstup inte-grátoru Z2 se přivádí napětí ze zdroje U3 referenčního napětí. Směr integrace se mění spí-načem Sl, který je řízen z prvního výstupu 11 prvního klopného obvodu Dl. Spínač S1 jepřes třetí odpor R3 připojen na neinvertující vstup integrátoru Z2. který je přemostěnkondensátorem C, První klopný obvod Dl se přepíná v rytmu řídící frekvence fi v závislostina výstupu komparátoru Z3. který určuje průchody výstupního napětí z integrátoru Z2 zezdroje U2 vztažného nulového napětí. Druhý výstup 12 prvního klopného obvodu Dl je při-pojen na nulovací vatup r2 druhého klopného obvodu D2. na jehož nastavovací vstup 82 a ho-dinový vstup c2 je přivedena řídící frekvence fi ze zdroje F1 řídící frekvence. Vatup d2druhého klopného obvodu D2 je připojen na zdroj Ui? vztažného nulového napětí. Na výstupu 22druhého klopného obvodu D2 se získá sled impulsů v rytmu řídící frekvence fi, jejichž výš-ení frekvence fo je úměrná vstupnímu napětí a to v rozsahu od 0 až do fi. Výstupní frekvence fo je přes druhý galvanicky oddělující obvod T a neznázorněný tvaro-vač přivedena na čítači vstup čítače B. Vstupní řídící frekvence fi je vedena ze zdroje FIřídící frekvence jednak přímo na vstup děliče A„ jednak í>řes první galvanicky oddělujícíobvod N na hodinové vstupy cl. c2 klopných obvodů Dl, D2 a nastavovací vatup s2 druhéhoklopného obvodu D2. V galvanicky oddělujícím obvodu N je vstupní frekvence fi též zesíle-na a po galvanickém oddělení usměrněna. Z galvanicky oddělujícího obvodu N se pak ze

Claims (1)

1. Zapojení převodníku napětí na binární kód s galvanicky odděleným vstupem, se vstupním symetrickým zesilovačem, integrátorem, komparátorem, spínačem a prvním klopným obvodem, vyznačené tím, že obě vstupní svorky (1, 2), připojené na zdroj (Ul) vstupního napětí, jsou připojeny na vstupy symetrického zesilovače (Zl), k jehož neinvertujícímu vstupu je současně připojen přes první odpor (Rl) přepínač (P), který je pro vstupní napětí obou polarit přepojen na zdroj (U2) vztažného nulového napětí a pro vstupní napětí jedné polarity přepojen jednak na zdroj (U3) referenčního napětí, jednak na neinvertující vstup integrátoru (Z2), na jehož invertující vstup je přes druhý odpor (R2) připojen výstup symetrického zesilovače (Zl), přičemž výstup integrátoru (Z2) je připojen na první vstup komparátorů (Z3), jehož výstup je připojen na první vstup (dl) prvního klopného obvodu (Dl), jehož první výstup (11) je spojen se spínačem (Sl), který je připojen přes třetí odpor (R3) k invertujícímu vstupu integrátoru (Z2) a ke zdroji (U4) normálového napětí, druhý výstup (12) prvního klopného obvodu (Dl) je připojen na nulovací vatup (r2) druhého klopného obvodu (D2), zatímco zdroj (Fl) řídící frekvence je přes první galvanicky oddělující obvod (N), který je zdrojem (U4) normálového napětí, zdrojem (U3) referenčního napětí a zdrojem (U5) stejnosměrného napětí pro napájení symetrického zesilovače (Zl), integrátoru (Z2), komparátorů (Z3) a obou klopných obvodů (Dl, D2), připojen na hodinové vstupy (cl, c2) obou klopných obvodů (Dl, D2) a zároveň na nastavovací vstup (s2) druhého klopného obvodu (D2), jehož první vstup (d2) je připojen k druhému vstupu komparátorů (Z3) a současně ke zdroji (U2) vztažného nulového napětí, a zdroj (Fl) řídící <— frekvence je déle připojen k čítacímu vstupu děliče (A), jehož výstup je připojen k blokovacímu vstupu čítače (B), ria jehož čítači Vstup je přes druhý galvanicky oddělující obvod (7) připojen výstup (22) druhého klopného obvodu (D2), přičemž na uvolňovací vstup čítače (B) a nulovací vstup děliče (A) je připojen zdroj (F2) vzorkobací frekvence, a paralelní výstupy (bl, b2, b3, b4, bb) čítače (B) výstupními svorkami převodníku.