CS215706B1

CS215706B1 - Binary code voltage converter circuitry

Info

Publication number: CS215706B1
Application number: CS904179A
Authority: CS
Inventors: Jiri Vlcek; Jaromir Luska
Original assignee: Jiri Vlcek; Jaromir Luska
Priority date: 1979-12-19
Filing date: 1979-12-19
Publication date: 1982-09-15

Description

POPIS VYNÁLEZUDESCRIPTION OF THE INVENTION

REPUBLIKA 19 ’ K AUTORSKÉMU OSVĚDČENÍ 215 706 (11) (B1)REPUBLIC 19 'TO THE COPYRIGHT CERTIFICATE 215 706 (11) (B1)

ÚŘAD PRO VYNÁLEZYA OBJEVY (75)INVENTION AND DISCOVERY OFFICE (75)

Autor vynálezu (54) (61) (23) Výstavní priorita(22) Přihlášeno 19 12 79(21) PV 9041-79 (40) Zveřejněno 31 08 81 (45) Vydáno 15 03 84 VLČEK JIŘÍ ing.,Author of the Invention (54) (61) (23) Exhibition Priority (22) Registered 19 12 79 (21) Published: 09 08 81 (45) Published 15 03 84 VLČEK JIŘÍ ing.,

LUSKA JAROMÍR ing.CSc-. , PRAHALUSKA JAROMIR ing.CSc-. , PRAGUE

Zapojení převodníku napětí na binární kódConnection of voltage converter to binary code

(51) Int. CI.J H 03 K 13/02 1(52) Int. CI.J H 03 K 13/02 1

Vynález se týká zapojení převodníku, který převádí vstupní analogové napětí jednénebo obou polarit na binární kód. Vstup převodníku je galvanicky oddělen od výstupnídigitální části.The invention relates to a converter circuit that converts the input analog voltage of one or both polarities to a binary code. The converter input is galvanically separated from the output digital part.

Jsou známá zapojení převodníků založená na váhovém principu. Mají vSak tu nevýhodu,že se nedají snadno galvanicky oddělit a je zapotřebí více oddělujících prvků elektro-mechanických - relé - nebo elektronických - transformátory, optoelektronické vazebníčleny apod. Jiná známé zapojení, která používají principu dvojí integrace a umožňujízpracovávat vstupní napětí jedné nebo obou polarit se sice dají lépe galvanicky oddě-lit, jsou věak náročná na počet a přesnost použitých součástí. Jiná známé zapojeníjsou založená na principu vyvážených nábojů, ale mohou z principielních důvodů zpra-covávat vstupní napětí jen jedné polarity.Transmitter connections based on the weight principle are known. However, they have the disadvantage that they cannot be easily galvanically separated and more separators of electro-mechanical - relays - or electronic - transformers, optoelectronic couplers, etc. are required. Other known connections that use the dual integration principle and allow the input voltage of one or both although they can be better galvanically separated, they are demanding in terms of the number and precision of the components used. Other known connections are based on the principle of balanced charges, but can, for principle reasons, process the input voltage of only one polarity.

Zapojení převodníku napětí na binární kód uvedené nevýhody odstraňuje. Podle pod-staty vynálezu se toho dosáhne tím, že obě vstupní svorky, připojené na zdroj vstup-ního napětí, jsou připojeny na vstupy symetrického zesilovače. K jeho neinvertujícímuvstupu je současně připojen přes první odpor přepínač, který je při vstupním napětíobou polarit přepojen na zdroj vztažného nulového napětí a při vstupním napětí jednépolarity přepojen jednak na zdroj referenčního napětí, jedftak na neinvertující vstupintegrátoru, na jehož invertující vstup je přes druhý odpor připojen výstup symetric-kého zesilovače. Výstup integrátoru je připojen na první vstup komparátoru, jehož 215 70ó 215 706 výstup je připojen na první vstup prvního klopného obvodu. Jeho první výstup je spojen sespínačem, který je připojen přes třetí odpor k invartujícímu vstupu integrátoru a ke zdro-ji normálového napětí. Druhý výstup prvního klopného obvodu je připojen na nulovací vstupdruhého klopného obvodu. Zdroj řídící frekvence je přes první galvanicky oddělující obvod,který je zdrojem normálového napětí a zdrojem stejnosměrného napětí pro napájení symetric-kého zesilovače, integrátoru, komparátoru a obou klopných obvodů, připojen na hodinové vatupy obou klopných obvodů. Zároveň je připojen na nastavovací vstup druhého klopného obvodu,jehož první vstup je připojen k druhému vstupu komparátoru a současně ke zdroji vztažnéhonulového napětí. Zdroj řídící frekvence je dále připojen k čítacímu vstupu děliče, jehožvýstup je připojen k blokovacímu vstupu čítače. Na čítači vstup čítače je přes druhý galva-nicky oddělující obvod připojen výstup druhého klopného obvodu. Na uvolňovací vstup čítačea nulovací vstup děliče je připojen zdroj vzorkovací frekvence. Paralelní výstupy čítačejsou výstupními svorkami převodníku.Connecting the voltage converter to the binary code eliminates these disadvantages. According to the invention, this is achieved in that the two input terminals connected to the input voltage source are connected to the inputs of a symmetrical amplifier. To its non-inverting input, a switch is connected via the first resistor, which is switched to the reference zero voltage source at the input voltage and polarity at the input voltage of one polarity and to the reference voltage source at one inverting input. symmetric amplifier. The integrator output is connected to the first comparator input, whose output is connected to the first input of the first flip-flop. Its first output is connected by a switch which is connected via a third resistor to the inverting input of the integrator and to a source of normal voltage. The second output of the first flip-flop is connected to the reset input of the second flip-flop. The control frequency source is connected to the clock flip-flops of both flip-flops by means of the first galvanically isolated circuit, which is a source of normal voltage and a source of direct voltage for supplying the symmetric amplifier, integrator, comparator and both flip-flops. It is also connected to the setting input of the second flip-flop, the first input of which is connected to the second comparator input and simultaneously to the reference-zero voltage source. The control frequency source is further connected to a divider input, the output of which is coupled to a counter blocking input. The output of the second flip-flop circuit is connected to the counter input of the counter via a second galvanically separating circuit. A sample frequency source is connected to the counter release input and the divider reset input. The counter parallel outputs are the output terminals of the transmitter.

Zapojení podle vynálezu mé malý počet oddělujících členů, umožňuje díky svému symetrickému vstupu a způsobu digitálního vyhodnocení vysoké potlačení nežádoucích dignélů a obsahujemalý počet přesných součástí. Převodník podle vynálezu je řízen jedinou frekvencí, na jejížstabilitě nezávisí přesnost převodu a která slouží též k získání napájecího napětí galva-nicky oddělené části převodníku. Příklad zapojeni podle vynálezu je déle popsán pomocí přiloženého výkresu. Vstupní ana-logové napětí je přivedeno ze zdroje U1 na vstupní svorky 1, 2 a odtud přes vysokoohmovéodpory R4. 4£ do symetrického zesilovače Zl. aby se potlačily nežádoucí signály, které senaindukují na přívodech od zdroje U1 vstupního napětí vůči zemi. Symetrický zesikyač Zlplni funkci impedančního přizpůsobení. Je přemostěn odporem R6. Jeho výstupní proud jestejný pro vstupní napětí jedné nebo obou polarit při přepnutí přepínače P se dvěma polo-hami a současné změně druhého odporu R2. Na invertující vstup integrátoru Z2 se přes druhýodpor R2 přivádí proud z výstupu symetrického zesilovače Zl a na neinvertující vstup inte-grátoru Z2 se přivádí napětí ze zdroje U3 referenčního napětí. Směr integrace se mění spí-načem Sl, který je řízen z prvního výstupu 11 prvního klopného obvodu Dl. Spínač S1 jepřes třetí odpor R3 připojen na neinvertující vstup integrátoru Z2. který je přemostěnkondensátorem C, První klopný obvod Dl se přepíná v rytmu řídící frekvence fi v závislostina výstupu komparátoru Z3. který určuje průchody výstupního napětí z integrátoru Z2 zezdroje U2 vztažného nulového napětí. Druhý výstup 12 prvního klopného obvodu Dl je při-pojen na nulovací vatup r2 druhého klopného obvodu D2. na jehož nastavovací vstup 82 a ho-dinový vstup c2 je přivedena řídící frekvence fi ze zdroje F1 řídící frekvence. Vatup d2druhého klopného obvodu D2 je připojen na zdroj Ui? vztažného nulového napětí. Na výstupu 22druhého klopného obvodu D2 se získá sled impulsů v rytmu řídící frekvence fi, jejichž výš-ení frekvence fo je úměrná vstupnímu napětí a to v rozsahu od 0 až do fi. Výstupní frekvence fo je přes druhý galvanicky oddělující obvod T a neznázorněný tvaro-vač přivedena na čítači vstup čítače B. Vstupní řídící frekvence fi je vedena ze zdroje FIřídící frekvence jednak přímo na vstup děliče A„ jednak í>řes první galvanicky oddělujícíobvod N na hodinové vstupy cl. c2 klopných obvodů Dl, D2 a nastavovací vatup s2 druhéhoklopného obvodu D2. V galvanicky oddělujícím obvodu N je vstupní frekvence fi též zesíle-na a po galvanickém oddělení usměrněna. Z galvanicky oddělujícího obvodu N se pak zeThe circuitry according to the invention has a small number of separating members, due to its symmetrical input and digital evaluation method, high suppression of unwanted diges and contains a large number of precision components. The converter according to the invention is controlled by a single frequency, the stability of which does not depend on the accuracy of the transmission and which also serves to obtain the supply voltage of the galvanically isolated part of the converter. An example of a wiring according to the invention is described in the accompanying drawing. The input analog voltage is applied from the source U1 to the input terminals 1, 2 and from there through the high ohmic resistors R4. 4 to the symmetric amplifier Z1. to suppress unwanted signals that are induced at the leads from the U1 input voltage source to ground. Symmetric amplifier Complete the impedance matching function. It is bridged by resistor R6. Its output current is equal to the input voltage of one or both of the polarities when switching the P switch with two positions and simultaneously changing the second resistor R2. The inverting input of integrator Z2 is fed via a second resistor R2 from the output of the symmetrical amplifier Z1 and the non-inverting input of integrator Z2 is supplied with voltage from a reference voltage source U3. The direction of integration is changed by a switch S1 which is controlled from the first output 11 of the first flip-flop D1. Switch S1 is connected to the non-inverting input of integrator Z2 through the third resistor R3. The first flip-flop D1 is switched to the rhythm of the control frequency fi in dependence on the output of the comparator Z3. which determines the output voltage passes from the Z2 integrator of the U2 reference zero voltage. The second output 12 of the first flip-flop D1 is connected to the reset latch r2 of the second flip-flop D2. whose control input 82 and hour input c2 are supplied with a control frequency f1 from a control frequency source F1. Vatup d2 of the second flip-flop D2 is connected to a source Ui? the reference zero voltage. At the output 22 of the second flip-flop circuit D2, a pulse train is obtained in the rhythm of the control frequency fi, whose frequency increase f is proportional to the input voltage, ranging from 0 to fi. The output frequency f0 is fed via a second galvanically separating circuit T and a contourer (not shown) to the counter input B of the counter. cl. c2 of flip-flops D1, D2 and adjuster s2 of second flip-flop D2. In the galvanic isolating circuit N, the input frequency fi is also amplified and rectified after galvanic isolation. From the galvanically separating circuit N is then z

Claims

Connection of voltage converter to binary code with galvanically separated input, with input symmetric amplifier, integrator, comparator, switch and first flip-flop, characterized in that both input terminals (1, 2) connected to the input voltage source (U1) are connected to the inputs of the symmetric amplifier (Z1), to which non-inverting input is simultaneously connected via a first resistor (R1) a switch (P), which is switched to the reference zero voltage source (U2) for the input voltage of both polarities; to the reference voltage source (U3) and to the non-inverting input of the integrator (Z2), to whose inverting input the symmetric amplifier (Zl) output is connected via the second resistor (R2), the integrator output (Z2) being connected to the first comparator input (Z3) ), the output of which is connected to the first input (d1) of the first flip-flop (D1), the first output of connected to a switch (S1) which is connected via a third resistor (R3) to the inverting input of the integrator (Z2) and to the normal voltage source (U4), the second output (12) of the first flip-flop (D1) ) of the second flip-flop (D2), while the control frequency source (F1) is via a first galvanically separating circuit (N) which is a normal voltage source (U4), a reference voltage source (U3) and a DC voltage source (U5) amplifier (Z1), integrator (Z2), comparators (Z3) and both flip-flops (D1, D2), connected to the clock inputs (cl, c2) of both flip-flops (D1, D2) and simultaneously to the setting input (s2) of the other a flip-flop (D2) whose first input (d2) is connected to the second comparator input (Z3) and simultaneously to the reference voltage source (U2), and the frequency control source (Fl) is connected to the divider counting input (A) ) whose output is connected to the blocking input of the counter (B), the counter of which the input (22) of the second flip-flop (D2) is connected via the second galvanically separating circuit (7), the counter (B) and divider reset (A) a sampling frequency source (F2) is connected, and parallel outputs (b1, b2, b3, b4, bb) of the counter (B) to the output terminals of the converter.