SU1695330A1 - Устройство дл интегрировани аналогового сигнала - Google Patents

Description

1

(21)4748966/24 (22) 12.10.89 (46)30.11.91. Бюл. №44

(71)Краснодарский филиал Государственного научно-исследовательского института гражданской авиации

(72)Р.А. Шиганов (53)681.335(088.8)

(56)Лихачев В.Д. Практические схемы на операционных усилител х. М.: ДОСААФ, 1981. с. 19.

Авторское свидетельство СССР № 1201853, кл. G 06 G 7/186, 1984.

Авторское свидетельство СССР N 1029191, кл. G 06 G 7/26, 1981. (54) УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯ АНАЛОГОВОГО СИГНАЛА

(57)Изобретение относитс  к радиотехнике и может быть использовано в устройствах

автоматики и аналоговых вычислительных машинах. Цель изобретени  - повышение точности интегрировани  путем компенсации дрейфа нул . Устройство содержит два интегратора 1 и 3, сумматор 2, два разделительных диода 4 и 5, аналоговый инвертор 6. На входы сумматора 2 поступает проинтегрированное входное напр жение положительной и отрицательной пол рности и разнопол рное напр жение дрейфа нул  интеграторов 1 и 3. В результате сложени  разнопол рных напр жений дрейфа нул  интеграторов 1 и 3 на выходе сумматора 2 получают нулевое значение ошибки интегрировани . Суммирование проинтегрированных входных напр жений положительной и отрицательной пол рности дает информацию о проинтегрированном входном напр жении. 3 ил.

сл

с

Фиг.1

О

ю сл со со

о

Изобретение относитс  к автоматике и может быть использовано в устройствах автоматики и аналоговых вычислительных машинах .

Цель изобретени  - повышение точности интегрировани .

На фиг. 1 представлена функциональна  схема устройства дл  интегрировани  сигнала; на фиг. 2 - эпюры напр жений, по сн ющие устранение дрейфа нул ; на фиг. 3 - эпюры напр жений, по сн ющие принцип действи  устройства.

Устройство дл  интегрировани  аналогового сигнала содержит последовательно соединенные первый интегратор 1 и сумматор 2, неинвертирующий вход которого соединен с выходом интегратора 1, а также второй интегратор 3. Выход сумматора 2  вл етс  выходом устройства. Кроме того, устройство содержит первый разделительный диод 4, включенный в пр мом направлении , выход которого соединен с входом первого интегратора 1, второй разделительный диод 5, включенный в обратном направлении и соединенный одним электродом с электродом разделительного диода 4,  вл ющимс  входом устройства, инвертор 6, вход которого соединен с выходом второго разделительного диода 5, а выход «ерез интегратор 3 соединен с инвертиоующим входом сумматора 2.

Устройство работает следующим образом .

При отсутствии напр жени  на входе устройства дл  интегрировани  сигнала (фиг.2) выходное напр жение интегратора 1 ивых) за счет перезар да его накопительного конденсатора током смещени , опре- 1 дел емым входным напр жением смещени  и входным резистором, в течение некоторого промежутка времени измен етс  от нул  до максимального выходного напр жени  интегратора 1 и поступает на один из входов сумматора 2.

Так как в устройстве примен ютс  интеграторы , имеющие одинаковые характеристики , то и выходное напр жение интегратора 3 измен етс  в течение того же промежутка времени от нул  до максимального . На второй вход сумматора 2 поступает проинвертированное выходное напр жение интегратора 3 Квых отрицательной пол рности .

В результате сложени  разнопол рных напр жений ивых и ивыхг на входе сумматора 2 получаетс  нулевое значение ошибки интегрировани  Д1)Вых.

Работа устройства дл  интегрировани  сигнала по сн етс  эпюрами, представленными на фиг 3.

На вход устройства в общем случае поступает разнопол рное негармоническое напр жение UBx. За отрезки времени , входное напр жение положительной пол рности через разделительный диод 4 поступает на вход интегратрра 1 и проинтегрированное напр жение UMHTJ с выхода интегратора 1 поступает на один из входов сумматора 2.

0 За отрезки времени ti-t2. входное напр жение отрицательной пол рности через разделительный диод 5 поступает на вход аналогового инвертора 6, проинверти- ровэнное напр жение поступает на вход ин- 5 тегратора 3, с выхода которого проинтегрированное напр жение положительной пол рности VMHT,, поступает на инвертирующий вход сумматора 3.

Сумматор 2 производит алгебраическое 0 суммирование проинтегрированных напр жений отрицательной и положительной пол рностей , и на выходе устройства присутствует выходное напр жение Увых. дающее полную информацию о проинтегри- 5 рованном входном напр жении.

Точность интегрировани  устройства повышаетс  за счет компенсации дрейфа нул .

Дрейф нул  не зависит от того, присут- 0 ствует или отсутствует напр жение на входе интегратора, так как наличие дрейфа нул  - это свойство самого интегратора.

Следовательно, предлагаемое устройство дл  интегрировани  сигнала устран ет 5 дрейф нул  независимого оттого, присутствует или нет напр жение на входе устройства .

Таким образом, благодар  введению в устройство двух разделительных диодов ус- 0 тран етс  дрейф нул , т.е. повышаетс  точность интегрировани .

Предлагаемое устройство обеспечивает повышение точности измерени  параметров систем, в состав которых оно входит 5

Claims (1)

1. 0 Формула изобретени 

   Устройство дл  интегрировани  аналогового сигнала, содержащее первый интег0 ратор, выход которого подключен к неинвертирующему входу сумматора, выход которого  вл етс  выходом устройства, последовательно соединенные инвертор и второй интегратор отличающеес  тем

   5 что. с целью повышени  точности интегрировани , в него введены два разделительных диода, подключенные разноименными электродами к входу устройства, причем второй электрод первого разделительного диодэ соединен с входом первого интегратора

   второй электрод второго разделительного диода подключен к входу инвертора, а выЦ

   (иг.

   и

   Ц

   н

   Ф г. 2

   ход второго интегратора соединен с инвертирующим входом сумматора.

   Фиг.5