CS213985B1

CS213985B1 - Circuit for realization of several time functions

Info

Publication number: CS213985B1
Application number: CS260280A
Authority: CS
Inventors: Frantisek Hudec; Antonin Foldyna; Zdenek Randa; Margarita Simkova; Arnost Schlemmer
Original assignee: Frantisek Hudec; Antonin Foldyna; Zdenek Randa; Margarita Simkova; Arnost Schlemmer
Priority date: 1980-04-15
Filing date: 1980-04-15
Publication date: 1982-04-09

Abstract

Vynález se týká obvodu pro realizaci více časových funkcí. Obvod obsahuje integrovaný programovatelný monostabilní klopný obvod, aktivační obvod, zábranový obvod, logický člen typu NAND, součtový člen, koncový člen, zpožšovací člen, nulovací obvod a dva programovací spoje. Obvod pro realizaci více časových funkcí najde uplatnění především v automatech pro řízení technologických celků.The invention relates to a circuit for realization more time functions. The circuit contains an integrated circuit programmable monostable tilting circuit, activation circuit, barrier circuit NAND logic member, sum member, end member member, delay member, reset circuit and two programming links. Circuit for realizing more time functions can be used especially in machines for control of technological units.

Description

Vynález se týká obvodu pro realizaci více Sašových funkcí. Obvod obsahuje integrovaný programovatelný monostabilní obvod, aktivační obvod, zábranový obvod, logický člen typu NAND, součtový člen, koncový člen, zpožďovací člen, nulovací obvod a dva programovací spoje.The invention relates to a circuit for performing a plurality of Sas functions. The circuit includes an integrated programmable monostable circuit, an activation circuit, a barrier circuit, a NAND-type logic element, a sum element, an end element, a delay element, a reset circuit, and two programming links.

Dosud známá zapojení pro pealizaci více časových funkcí, například zpoždění konce signélu, omezení délky signálu, zpoždění začátku signálu, zpoždění sepnutí, realizace impulzu stavitelné délky, se musely realizovat pomocí známých časových spínačů a logických sítí. Přídavnými logickými obvody.ee musel řeěit definovaný stav obvodu po připojení napájecího napětí.The hitherto known circuits for realizing multiple time functions, such as signal end delay, signal length limitation, signal start delay, switch-on delay, adjustable-length pulse, had to be realized using known timers and logic networks. Additional logic circuits.ee had to solve the defined state of the circuit after connecting the supply voltage.

Uvedené nedostatky odstraňuje obvod pro realizaci více časových funkcí podle vynálezu. Jeho podstata spočívá v tom, že aktivační svorka je spojena se vstupem aktivačního obvodu, jehož výstup je připojen přes první programovací spoj na první vstup logického členu typu NAND. Jeho výstup je připojen, jednak na druhý programovací spoj, jednak na signálový vstup integrovaného programovatelného monostabilního klopného obvodu, jehož výstup je napojen na první vstup součtového členu, jehož výstup je přiveden na reléový koncový člen. Zábranová svorka je spojena se vstpem zábranového obvodu, jehož výstup je připojen, jednak na vstup zpožSovacího členu, jehož výstup je připojen na druhý vstup logického členu typu NAND, jednak na nulovací vstup integrovaného programovatelného monostabilního klopného obvodu, a dále na výstup nulovacího obvodu, jehož vstup je spojen s napájecí svorkou. Druhý programovatelný spoj je spojen s druhým vstupem součtového členu.These drawbacks are overcome by a circuit for performing multiple time functions according to the invention. Its essence is that the activation terminal is connected to the input of the activation circuit, the output of which is connected via a first programming link to the first input of a NAND-type logic element. Its output is connected, on the one hand to the second programming link, on the other hand, to the signal input of an integrated programmable monostable flip-flop whose output is connected to the first input of the summation whose output is connected to the relay terminal. The barrier terminal is connected to the input of the barrier circuit, the output of which is connected, both to the input of the decelerator, the output of which is connected to the second input of the NAND type logic unit, and to the reset input of the integrated programmable monostable flip-flop. the input is connected to the power terminal. The second programmable link is coupled to the second summation input.

Obvod pro realizaci více časových funkcí podle vynálezu umožňuje jednoduchým zapojením realizovat řadu časových funkcí. Jednotlivé časové funkce ae volí naprogramováním obvodu. Obvod je vybaven dvěma vstupy, aktivačním a zábranovým, což zjednodušuje návrhy logických automatů, úsporou pomocných logických obvodů. Po připo jení napájecího napětí se obvod podle vynálezu nastavuje do definovaného stavu.The multiple time function circuitry of the present invention allows a number of time functions to be realized by simple wiring. The individual time functions ae are selected by programming the circuit. The circuit is equipped with two inputs, activation and inhibition, which simplifies the design of logic controllers, saving the auxiliary logic circuits. After supply voltage is applied, the circuit according to the invention is set to a defined state.

Na připojeném výkrese je blokově znázorněno příkladné provedeni obvodu pro realizaci více časových funkcí podle vynálezu.In the accompanying drawing, an exemplary embodiment of a circuit for realizing multiple time functions according to the invention is shown in block.

Obvod pro realizaci více časových funkcí obsahuje integrovaný programovatelný monostábilní klopný obvod 70. aktivační obvod IQ. zábranový obvod 20, logický člen 40 typu NAND, součtový člen 80, koncový člen 90. zpožďovací člen 60, nulovací obvod 100 a dva programovací spoje 30.50. Aktivační svorka A je spojena se vstupem 11 aktivačního obvodu 10. .jeho výstup 12 je připojen přes první programovací spoj 30 na první vstup 41 logického členu 40 typu NAND.The multiple time function circuit includes an integrated programmable monostable flip-flop 70, an activation circuit 10. a barrier circuit 20, a NAND-type logic element 40, a summation element 80, an end-element 90, a delay element 60, a reset circuit 100, and two programming links 30.50. The activation terminal A is connected to the input 11 of the activation circuit 10. Its output 12 is connected via the first programming link 30 to the first input 41 of the NAND-type logic element 40.

Jeho výstup 43 je připojen, jednak na druhý programovací spoj 50. jednak na signálový vstup 71 integrovaného programovatelného mmnostabilního klopného obvodu 70. jehož výstup 73 je napojen na první vstup 81 součtového členu 80. jehož výatup 83 je připojen na reléový koncový člen 90. Zábranová svorka Z je spojena se vstupem 21 zábranového obvodu 20. Jeho výstup 22 je připojen, jednak na vstup 61 zpožďovacího členu 60. jehož výstup 62 je připojenIts output 43 is connected, on the other hand, to the second programming link 50, and to the signal input 71 of the integrated programmable mmnostable flip-flop 70. Its output 73 is connected to the first input 81 of the summation member 80. terminal Z is connected to the input 21 of the barrier circuit 20. Its output 22 is connected to the input 61 of the delay member 60, whose output 62 is connected

213985 2 na druhý vstup 42 logického členu 40 typu NAND, jednak na nulovací vstup 72 integrovaného programovatelného monostabilního klopného obvodu 70. a dále na výstup 102 nulovacího obvodu 100. jehež vstup 101 je spojen s napájecí svorkou U. Druhý programovatelný spoj 50 je spojen s druhým vstupem 82 součtového členu 80.213985 2 to the second input 42 of the NAND logic element 40, to the reset input 72 of the integrated programmable monostable flip-flop 70. and to the output 102 of the reset circuit 100. whose input 101 is coupled to the power terminal U. through the second input 82 of the summation member 80.

Je-li obvod pro realizaci více časových funkcí naprogramován tak, že první programovací spoj 30 je spojen a druhý programovací spoj 50 rozpojen, integrovaný programovatelný monostabllní klopný obvod 70 v režimu zpoždění impulzu, realizuje se funkce zpoždění začátku signálu a obvod pracuje následovně:If the circuit for performing multiple time functions is programmed such that the first programming link 30 is connected and the second programming link 50 is disconnected, the integrated programmable monostable flip-flop 70 in pulse delay mode, the start delay function is implemented and the circuit operates as follows:

Po připojení napájecího napětí ha napájecí svorku U drží nulovací obvod 100 několik milisekund nulovací vstup 72 integrovaného programovatelného monostabilního klopného obvodu 70 na úrovni log. 0, tím se zabrání aktivování jeho výstupu 73. reléový koncový člen 90 nemůže být přes součtový člen 80 vybuzen, je tedy jednoznačně definován stav po zapnutí. Přivedením signálu na aktivační svorku A přechází výstup 12.aktivačního obvodu 10 ze stavu log. 0 do stavu log. 1. Tato úroveň je přes propojený první programovací spoj 30 přivedena na vstup 41 logického členu 40 typu NAND. Jelikož je i na druhém vstupu 42 logického členu 40 typu NAND úroveň log. 1, přechází jeho výstup 43 za stavu log. 1 do stavu log. 0. Přechodem úrovně je spouštěn integrovaný programovatelný monostabllní obvod JO. Po ukončeném časování předhází jeho výstup 73 do úrovně log, 1. Touto úrovní, přivedenou na první vstup 81 součtového členu 80, přejde jeho výstup 83 do úrovně log. 1 a vybudí reléový koncový člen £0. P:řivede-li se za tohoto stavu signál na zábranovou svorku Z, přejde výstup 22 zábranového obvodu 20z úrovně log. 1 do úrovně log. 0. Na úrovni log. 0 je též nulovací vstup 72 integrovaného programovatelného monostabilního klopného obvodu 70.After the supply voltage is applied to the power supply terminal U, the reset circuit 100 holds the reset input 72 of the integrated programmable monostable flip-flop 70 at the log level for several milliseconds. 0, thereby preventing its output 73 from being activated. The relay terminal 90 cannot be energized via the summation member 80, so the power-on state is clearly defined. By applying a signal to the activation terminal A, the output 12 of the activation circuit 10 is switched from the log. 0 to log. 1. This level is connected to the input 41 of a NAND-type logic element 40 via the interconnected first programming link 30. Since there is also a log level at the second input 42 of the NAND-type logic element 40. 1, its output 43 goes under log. 1 to log. 0. An integrated programmable monostable circuit JO is triggered by the level transition. Upon completion of timing, it outputs its output 73 to log level 1. At this level, applied to first input 81 of the summation member 80, its output 83 goes to log level. 1, and energizes the relay terminal 60. If, in this state, a signal is applied to the barrier terminal Z, the output 22 of the barrier circuit 20z goes from log level. 1 to log. 0. At log level. 0 is also the reset input 72 of the integrated programmable monostable flip-flop 70.

Jeho výstup 73 přechází též do úrovně log. 0 a koncový člen 90 je přes součtový člen 80 odbuzen. Na úrovni log. 0 je též vstup 61 zpožňovacího členu ,60. Po době jeho zpoždění, která je delší než doba přenosu integrovaného programovatelného monostabilního klopného Obvodu 70. přechází výstup 62 zpožďovacího členu 60 a druhý vstup 42 logického členu 40 typu NAND do úrovně log. 0. Výstup 43 logického členu 40 typu NAND přejde do stavu log. 1. Odpojením signálu za zábranové svořky Z přejde výstup 22 zábranového obvodu 20 opět do úrovně log. 1. Do úrovně log. 1 přechází též nulovací vstup 72 integrovaného programovatelného monostabilního klopného obvodu JO a vstup 61 zpožňovacího členu 60. Po době zpoždění přejde do stavu log. 1 i druhý vstup 42 logického členu 40 typu NAND, jeho výstup 43 a signálový vstup 71 Integrovaného programovatelného monostabilního klopného obvodu 70 přechází opět z úrovně log, 1 do úrovně log. 0, čímž je dán povel k opětnému časování naprogramované funkce.Its output 73 also goes to log level. 0 and the end member 90 is energized via the summation member 80. Log level. 0 is also the input 61 of the delay member, 60. After its delay time, which is longer than the transmission time of the integrated programmable monostable flip-flop 70, the output 62 of the delay element 60 and the second input 42 of the NAND logic element 40 pass to the log level. The output 43 of the NAND logic member 40 enters a log state. 1. Disconnecting the signal from the barrier terminals Z returns the output 22 of the barrier circuit 20 to the log level again. 1. To log level. 1, the reset input 72 of the integrated programmable monostable flip-flop 10 and the input 61 of the deceleration member 60 also pass. 1, the second input 42 of the NAND-type logic element 40, its output 43, and the signal input 71 of the Integrated Programmable Monostable Flip-Flop 70 again goes from log level 1 to log level. 0, giving the command to recalibrate the programmed function.

Obdobně pracuje obvod pro realizaci více časových funkcí podle vynálezu ve funkci impulz stavitelné délky, omezení délky signálu a zpoždění zapnutí, podle naprogramování integrovaného programovatelného monostabilního klopného obvodu 70.Similarly, the multiple time function circuit of the present invention operates in a variable length pulse, signal length limitation, and on delay function according to the programming of the integrated programmable monostable flip-flop 70.

₂ 213985 ₂ 213985

Je-li obvod pro realizaci více časových funkcí naprogramován tak, že první programovací spoj 30 je rozpojen a druhý programovací spoj 50 je spojen, integrovaný programovatelný monostabilní klopný obvod JO je v režimu monosŽ8obilní klopný obved, to odpovídá funkci zpožděni konce signálu, obvod podle vynálezu pracuje následovně: přivedením signálu na zábranovou svorku Z přejde výstup 22 zábranového obvodu 20 a vstup 61 zpož3ovacího členu 60 do úrovně log. 0. Po době jeho zpoždění přejde i výstup 62 žpožSovaciho členu 60 a druhý vstup 42 logického členu JO typu.WAwD do úrovně log. Ó. Jelikož jeho první vstup 41 je na úrovni log. 1, přechází jeho výstup 43 do úrovně log. 1. Tato úroveň je přivedena přes propojený druhý programovatelný spoj 50 na druhý vstup 82 součtového členu 80, jehož výstup 83 vybudí reléový koncový člen 90. Po ukončení signálu na zábranové svorce 2 přejde výstup 22 zábranového obvodu 20 a vstup 61 zpožáovacího členu 60 do úrovně log. 1. Tím přejde i výstup 62 žpožSovaciho členu 60 a druhý vstup 42 logického členu JO typu NAND do úrovně log. 1. Výstup 43 logického členu JO typu NAND a signálový vstup 71 5 integrovaného programovatelného monostabilního klopného obvodu 70 přechází z úrovně log. 1 do úrovně log. 0, druhý vstup 82 součtového členu 80 ztrácí úroveň log. 1, ale současně se úroveň log. 1 objevuje na jeho prvním vstupu 81. proto výstup 83 součtového členu 80 .ie stále na úrovni log. 1 a koncový člen 9Ú je dále výbuzován. Po ukončení impulzu na výstupu 73 integrovaného programovatelného monostabilního klopného obvodu 70. jehož šíře je dána požadovanou dobou zpoždění konoe signálu, přejde výstup 73 integrovaného programovatelného monostabilního klopného obvodu JO do úrovně log. 0. První vstup.81 součtového členu 80přechází do úrovně log. 0 a jelikož i jeho druhý vstup 82 je na úrovni log. 0 je i na jeho výstupu 83 úroveň log. 0 a reléový koncový člen 90 je odbuzen.When the circuit for performing multiple time functions is programmed such that the first programming link 30 is open and the second programming link 50 is open, the integrated programmable monostable flip-flop 10 is in mono-mobile flip-flop mode, corresponding to the end-of-signal delay function. operates as follows: by applying a signal to the barrier terminal Z, the output 22 of the barrier circuit 20 and the input 61 of the decelerator 60 go to log level. After its delay time, the output 62 of the relay member 60 and the second input 42 of the WAwD-type logic element 60 will go to the log level. O. Since its first input 41 is at the log level. 1, its output 43 goes to log level. This level is applied via an interconnected second programmable link 50 to the second input 82 of the summation member 80, whose output 83 energizes the relay terminal 90. Upon termination of the signal at the barrier terminal 2, the output 22 of the barrier circuit 20 and input 61 of the delay member 60 log. This also brings the output 62 of the relay member 60 and the second input 42 of the NAND logic member JO to the log level. 1. The output 43 of the NAND-type logic element JO and the signal input 71 5 of the integrated programmable monostable flip-flop 70 transitions from the log level. 1 to log. 0, the second input 82 of the summation member 80 loses the log level. 1, but at the same time the log level. 1, it appears at its first input 81. therefore, the output 83 of the summation member 80ie is still at the log level. 1 and the end member 88 is further energized. Upon completion of the pulse at the output 73 of the integrated programmable monostable flip-flop 70, the width of which is given by the desired delay time of the signal, the output 73 of the integrated programmable monostable flip-flop JO goes to log level. 0. The first input.81 of the summation member 80 goes to log level. 0 and since its second input 82 is at log level. 0 is also on its output 83 log level. 0 and the relay terminal 90 is energized.

Obvod pro realizaci více časových funkcí podle vynálezu najde uplatnění především v automatech pro řízení technologických celků.The circuit for realization of several time functions according to the invention finds its application especially in automatic machines for control of technological units.

Claims

OBJECT OF YOU FIND

Circuit for implementing multiple time functions, comprising an integrated programmable monostable flip-flop, an activation circuit, a barrier circuit, a NAND-type logic element, a summation element, an end-element, a delay element, a reset circuit, and two programming links; A) is connected to an input (11) of an activation circuit (10) whose output (12) is connected via a first programming link (30) to a first input (41) of a NAND-type logic element (40) whose output (43) is connected the second programming link (50) and the signal input (71) of the integrated programmable monostable flip-flop (70), the output of which (73) is connected to the first input (81) of the summation member (80), whose output (83) ) is connected to a relay terminal (90), the barrier terminal (Z) being connected to the input (21) of the barrier circuit (20) whose output (22) is connected to the input (61) of the relay member (60). ), whose output (62) is connected to the second input (42) of the NAND-type logic element (40), to the reset input (.72) of the integrated programmable monostable flip-flop (70), and to the output (102) of the zero circuit. 100), whose input (101) is connected to the power terminal (U), the second programmable link (50) being connected to the second input (82) of the summation member (80).