CS211510B1

CS211510B1 - Connection for the control of the signal passage

Info

Publication number: CS211510B1
Application number: CS82379A
Authority: CS
Inventors: Ervin Tomanek; Stanislav Feber; Karel Bocek
Original assignee: Ervin Tomanek; Stanislav Feber; Karel Bocek
Priority date: 1979-02-07
Filing date: 1979-02-07
Publication date: 1982-02-26

Description

Vynález se týká zapojení k řízení průchodu signálu, zejména v oblasti jednoúčelových diskrétních automatů.The invention relates to a circuit for controlling the passage of a signal, in particular in the field of single-purpose discrete automata.

Na úrovni známého stavu techniky řídí diskrétní automaty jednotlivé pohony výrobního zařízení hladinovými signály, jejichž časové trvání je shodné s předpokládaným časovým trváním pohybového stavu příslušného pohonu, popřípadě impulsními signály, vymezujícími začátek a konec tohoto pohybového stavu.At the level of the prior art, discrete automata control individual drives of the production apparatus with level signals the duration of which is equal to the expected duration of the motion state of the respective drive or pulse signals defining the beginning and end of this motion state.

Nevýhodou známého stavu techniky je skutečnost, Že uvedením jednotlivého pohonu do pohybového stavu se uvolňuje přívod energie do tohoto pohonu nezávisle na skutečném průběhu tohoto pohybového stavu, například nezávisle na nepředpokládaných překážkách, nárůstu'zatížení, zeseknutí, nedosažení předpokládané úrovně a podobné havárie.A disadvantage of the prior art is that by moving an individual drive into motion, it releases energy to the drive independently of the actual course of the motion state, for example independently of unforeseen obstacles, load increases, cuts, failure to reach the predicted level and similar accidents.

Tyto nevýhody odstraňuje zapojení k řízení průchodu signálu podle vynálezu, jehož podstata spočívá v tom, že jeden vstup je spojen se vstupem časového obvbdu, jehož výstup je spojen s jedním vstupem kombinačního obvodu a se vstupem hradla, druhý vstup je spojen s řídicím vstupem tohoto hradla, jehož výstup je spojen se záznamovým vstupem pamětového obvodu, třetí vstup je spojen s mazacím vstupem tohoto pamětového obvodu, jehož výstup je spojen s druhým vstupem tohoto kombinačního obvodu, kde výstup tohoto kombinačního obvodu je spojen s výstupem zapojení.These drawbacks are eliminated by the signal control circuit according to the invention, which is characterized in that one input is connected to a time-lapse input, the output of which is connected to one input of the combination circuit and the gate input, the other input is connected to the control input of this gate. the output of which is connected to the recording input of the memory circuit, the third input is connected to the erase input of the memory circuit, the output of which is connected to the second input of the combination circuit, the output of the combination circuit being coupled to the wiring output.

Jako časový obvod se rozumí takový logický obvod, kde signál zvolené logické úrovně, přivedený na vstup tohoto obvodu způsobuje vybuzení signálu zvolené logické úrovně na výstupu tohoto obvodu po dobu časového intervalu kons-.$<&&Aí délky, nezávisle na časovém trvání signálu na vstupu tohoto obvodu.A timing circuit is understood to be a logic circuit in which a selected logic level signal applied to an input of that circuit causes the selected logic level signal to be excited at the output of that circuit for a time interval of $ $ < circuit.

15101510

Jako hradlo se rozumí takový logický obvod, kde signál zvolené logické úrovně přivedený na řídicí vstup tohoto hradla uvolňuje průchod signálu ze vstupu tohoto hradla na výstup tohoto hradla.A gate is understood to be a logic circuit in which a signal of a selected logic level applied to the control input of the gate releases the signal from the input of the gate to the output of the gate.

Jako pamětový obvod se rozumí libovolný pamětový prvek, například klopný obvod, kde signál zvolené logické úrovně přivedený na záznamový vstup způsobuje vybuzení signálu zvolené logické úrovně na výstupu tohoto pamětového obvodu, a signál zvolené logické úrovně přivedený na mazací vstup tohoto pamětového obvodu způsobuje zánik signálu zvolené logické úrovně na výstupu tohoto obvodu.A memory circuit is any memory element, for example a flip-flop, where the selected logic level signal applied to the recording input causes the selected logic level signal to be excited at the output of the memory circuit, and the selected logic level signal applied to the erase input of this memory circuit causes the selected signal logic levels at the output of this circuit.

Jako kombinační obvod se rozumí obvod s funkcí logického součtu, logického součinu apod.Combinational circuit means a circuit with the function of logical sum, logical product and the like.

Předností zapojení k řízení průchodu signálů podle vynálezu je časově omezené předběžné a podmíněné následné vybuzení řídicího signálu na výstupu tohoto zapojení determinované signály zvolené logické úrovně na vstupech tohoto zapojení., a Časovým sledetn jejich vzniku. Předností je zejména schopnost rozlišovat podle předem stanovených podmínek poruchový stav a zamezit vznik havárie zamezením vybuzení následného řídícího signálu.The advantage of the circuit for controlling the passage of the signals according to the invention is a time-limited preliminary and conditional subsequent excitation of the control signal at the output of this circuit, determined by the signals of the selected logic level at the inputs of this circuit. The advantage is in particular the ability to differentiate a fault condition according to predetermined conditions and prevent the occurrence of an accident by avoiding excitation of the subsequent control signal.

Zapojení k řízení průchodu signálu podle vynálezu je v příkladném provedení znázorněno na přiloženém výkrese. Na obrázku je znázorněn první vstup A spojený se vstupem £ časového obvodu T, jehož výstup je spojen s jedním vstupem kj kombinačního obvodu K. Výstup tohoto časového obvodu je dále spojen se vstupem h hradla H, jehož řídicí vstup £ je spojen s druhým . vstupem B. Výstup tohoto hradla je spojen se záznamovým vstupem pj pamětového obvodu P, třetí vstup £ je spojen s mazacím vstupem tohoto pamětového obvodu, a výstup tohoto pamětového obvodu je spojen s druhým vstupem k^ kombinačního obvodu K, jehož výstup je spojen s výstupem X zapojení.The circuit according to the invention is shown in the accompanying drawing in an exemplary embodiment. The illustration shows the first input A connected to the input čas of the time circuit T, the output of which is connected to one input kj of the combination circuit K. The output of this time circuit is further connected to the input h of the gate H whose control input £ is connected to the other. input B. The output of this gate is connected to the recording input p1 of the memory circuit P, the third input 6 is connected to the erase input of the memory circuit, and the output of this memory circuit is connected to the second input to the combination circuit K whose output is connected to the output. X wiring.

Funkce zapojení k řízení průchodu signálu podle obr, 1 je taková, že ve výchozím stavu jsou na vstupech A, B, C signály logické nuly. Dále se předpokládá vymazaný stav pamětového obvodu £, tj. signál logické nuly na jeho výstupu. Za tohoto stavu je na výstupu kombinačního obvodu K s. funkcí logického součtu signál logické nuly.The function of the wiring to control the signal passage of FIG. 1 is such that, by default, logic zero signals are input at the A, B, C inputs. Further, a cleared state of the memory circuit 6, i.e. a logic zero signal at its output, is assumed. In this state, the logic zero signal is outputted by the logic sum function.

Přivedením signálu logické jedničky na první vstup A, například stlačením tlačítka, vybuzením čidla napojeného na tento vstup přichází na vstup t časového obvodu T signál logické jedničky, který způsobuje vybuzení signálu logické jedničky na výstupu tohoto časového obvodu po dobu časového intervalu konstantní délky závislé pouze na vlastnostech použitého konkrétního časového obvodu. Vhodnou volbou časového obvodu lze tento interval optimálně přizpůsobovat zadaným požadavkům.By applying a logic 1 signal to the first input A, for example by pressing a button, by energizing a sensor connected to this input, the logic 1 signal T causes the logic 1 signal to excite the logic 1 signal at the output of this timing properties of the particular time circuit used. By selecting a suitable time circuit, this interval can be optimally adapted to the specified requirements.

iand

Signál logické jedničky přechází z výstupu časového obvodu £ na jeden vstup kj kombinačního obvodu K a vzhledem k funkci logického součtu tohoto obvodu přechází na jeho výstup a na výstup X zapojení, a přechází zároveň na vstup h hradla H. Po dobu uzavřeného stavu tohoto hradla je na výstupu tohoto hradla signál logické nuly,The logic 1 signal passes from the output of timing circuit 6 to one input kj of the combinational circuit K and, due to the function of the logical sum of this circuit, passes to its output and output X of the wiring, and simultaneously to input h of gate H. at the output of this gate, a logic zero signal,

Přijde-li během časového intervalu vybuzeného stavu časového obvodu T signál logické jedničky na druhý vstup £, chod signálu logické jedničky ze vstupu h na výstup tohoto hradla.If the logic 1 signal arrives at the second input 6 during the wake-up state of the timing circuit T, the operation of the logic 1 signal from input h to the output of this gate.

Tento signál logické jedničky přechází z výstupu hradla H na záznamový vstup pamětového obvodu P a způsobuje trvalé vybuzení signálu logické jedničky na výstupu tohoto pamětového obvodu P. Tento signál logické jedničky přechází dále na druhý vstup k^ kombinačního obvodu K a vzhledem k funkci * logického součtu tohoto obvodu přechází na jeho výstup a na výstup X zapojení.This logic 1 signal passes from the gate output H to the recording input of the memory circuit P and causes a permanent excitation of the logic 1 signal at the output of this memory circuit P. This logic 1 signal goes further to the second input to the combination circuit K and of this circuit goes to its output and to the X output of the wiring.

Takto vybuzený signál logické jedničky na výstupu X zapojení trvá tedy po dobu vybuzeného stavu pamětového obvodu P. Následným přivedením signálu logické jedničky na třetí vstup £ přichází signál logické jedníčky na mazací vstup £2 pamětového obvodu £ a způsobuje vymazání to3 hoto obvodu, tj. zánik signálu logické jedničky na výstupu tohoto obvodu a na výstupu X zapojení.The thus energized logic 1 signal at the output X of the circuit thus lasts for the energized state of the memory circuit P. Subsequent supplying the logic 1 signal to the third input 8 results in the logic 1 signal at the erasing input 64 of the memory circuit 6 and the logic 1 signal at the output of this circuit and at the X output of the wiring.

Praktické aplikace zapojení k řízení průchodu signálu podle vynálezu spadají do oboru řídicích automatů výrobních zařízení. Jedná se například o předběžné a definitivní vysílání řídicího signálu spojeného se zpětnou kontrolou vyvolávaného úkonu na časový průběh tohoto řídicího signálu. U reálných výrobních úkonů probíhajících s konečnou rychlostí je skončení jednotlivého výrobního úkonu zpožděno. Přitom začátek a konec tohoto úkonu, například přechod z jedné krajní do druhé krajní polohy přímočarého motoru je kontrolován snímači polohy. Při vzniku řídícího signálu a jeho příchodu na první vstup A se předpokládá skutečný rozběh tohoto motoru, spojený se změnou stavu snímače polohy během Časového intervalu časového obvodu T. Tato změna stavu tohoto snímače spojeného s druhým vstupem B vyvolává vznik signálu logické jedničky na tomto vstupu 15 a na řídicím vstupu M hradla H otevření průchodu tohoto hradla a vybuzení pamětového obvodu P,.The practical applications of the signal control circuit according to the invention fall within the field of controllers of production equipment. This is, for example, the preliminary and definitive transmission of a control signal associated with the control of the invoked action on the time course of the control signal. For real production operations taking place at a finite speed, the end of an individual production operation is delayed. The start and end of this operation, for example the transition from one end to the other end position of the linear motor, is controlled by position sensors. When the control signal is generated and its arrival at the first input A, the actual start of this motor is assumed, associated with a change in the state of the encoder during the time interval T of the timing circuit T. and at the gate input M of the gate H opening the gateway passage and energizing the memory circuit P1.

Přivedením signálu logické jedníčky na třetí vstup C přechází tento signál na mazací vstup 2.2 Pamětového obvodu P,, způsobuje vymazání tohoto obvodu a obnovení výchozího stavu zapojení. Jedná se například o snímač polohy v druhé krajní poloze, který způsobuje vrácení příslušného motoru do výchozího stavu.By applying a logic 1 signal to the third input C, this signal passes to the erase input 2.2 of the memory circuit P1, which clears the circuit and restores the initial state of the wiring. For example, a position sensor in the second extreme position causes the motor to be returned to its initial state.

Při poruchovém stavu se změna stavu snímače polohy během časového intervalu časového obvodu T nedostavuje, pamětový obvod se nevybudí a řídicí signál na výstupu X zapojení zanikne současně se zánikem signálu logické jedničky na výstupu časového obvodu £ na konci tohoto časového intervalu, a příslušný motor popřípadě výrobní úkon se zastaví. Tím se zabrání případnému přetížení, násilnému přemáhání překážek a podobně.In a fault condition, the change of state of the encoder during the time circuit T does not occur, the memory circuit does not wake up, and the control signal at output X wires disappears simultaneously with the disappearance of the logic 1 signal at the time circuit output na at this end. the operation stops. This prevents possible overloading, forcibly overcoming obstacles and the like.

Při použití kombinačního obvodu K s funkcí logického součinu je chování zapojení podle obrázku poněkud odlišné, a představuje praktickou realizaci řídicího signálu podmíněného dvěma rozdílně vznikajícími vstupními signály na prvním vstupu A a na druhém vstupu B, s ome-. zením časového trvání tohoto řídicího signálu časovým intervalem časového obvodu T.When using the combination product K with the logic product function, the wiring behavior of the figure is somewhat different, and represents a practical implementation of the control signal conditioned by two differently occurring input signals on the first input A and on the second input B, with ome-. by limiting the time duration of this control signal by the time interval of time circuit T.

Zapojení k řízení průchodu signálů podle vynálezu se uplatňuje při konstrukci řídicích automatů ve výrobních línkách. Zcela konkrétní uplatnění nachází v oblasti řízení přímočarých motorů.The signal control circuit according to the invention is used in the construction of automatic controllers in production lines. It finds a very specific application in the field of control of linear motors.

Claims

SUBJECT OF THE INVENTION

Connection for controlling the passage of a signal composed of logic circuits, characterized in that the first input (A) is connected to the input (fc) of the time circuit (T), whose output is connected to one input (k ^) of the combination circuit (K) and (h) the gate (H), the second input (B) is connected to the control input (J) of this gate (H), the output of which is connected to the recording input (pj) of the memory circuit (P), the third input (0) is the output circuit is connected to the second input of the combination circuit (K), where the output of the combination circuit is coupled to the output X of the wiring.