CS210786B1

CS210786B1 - Circuit for logical state sequence resolution

Info

Publication number: CS210786B1
Application number: CS473278A
Authority: CS
Inventors: Igor Holub
Original assignee: Igor Holub
Priority date: 1978-07-14
Filing date: 1978-07-14
Publication date: 1982-01-29

Description

Známá zapojení určená pro rozlišení sledu logických stavů jsou založena na tom principu, že výstupní pulsy, jež zobrazují úhel natočení v jednom nebo druhém smyslu, se v některých případech reverzace aspoň částečně překrývají. To má za následek, že není možné přímé připojení vratného čítače běžného typu pro indikaci výsledného úhlu natočeni. Přitom nebývají taková zapojení jednoduchá, levné a spolehlivá.Known circuits designed to distinguish a sequence of logic states are based on the principle that the output pulses that display the rotation angle in one sense or the other in some cases overlap at least partially. As a result, direct return counter of conventional type is not possible to indicate the resulting angle of rotation. Such connections are not simple, cheap and reliable.

Uvedené nevýhody dosud známých zapojení odstraňuje zapojení pro rozlišení sledu logických stavů v posloupnosti logických signálů o dvou prvcích podle vynálezu, jehož podstatou je, že první vstup zapojení je připojen ke vstupu dat a zároveň k nulovacímu vstupu prvního klopného obvodu typu D, druhý vstup zapojení je připojen ke vstupu dat a zároveň k nulovacímu vstupu druhého klopného obvodu typu D, třetí vstup zapojení je připojen k synchronizačnímu vstupu prvního klopného obvodu typu D a zároveň k synchronizačnímu vstupu druhého klopného obvodu typu D, přičemž přímý výstup prvního klopného obvodu typu D je připojen k prvnímu výstupu zapojení. Negovaný výstup prvního klopného obvodu typu D je připojen ke druhému výstupu zapojení, přímý výstup druhého klopného obvodu typu D jeThe above-mentioned disadvantages of the known circuits are eliminated by the circuit for distinguishing the sequence of logical states in the sequence of two elements logical signals according to the invention, which is based on the fact that the first circuit input is connected to data input connected to the data input and to the second input of the second D-flip-flop at the same time, the third wiring input is connected to the synchronization input of the first D-flip-flop and the sync input of the second D-flip-flop. the first output wiring. The negated output of the first D-type flip-flop is connected to the second wiring output, the direct output of the second D-type flip-flop is

210786 2 připojen ke třetímu výstupu zapojení. Negovaný výstup druhého klopného obvodu typu D je připojen ke čtvrtému výstupu zapojení.210786 2 connected to the third wiring output. The negated output of the second D-type flip-flop is connected to the fourth wiring output.

Zapojení podle vynálezu má řadu výhod. Především je jednoduché a proto má vysokou provozní spolehlivost; pořizovací náklady jsou nízké. Po ryze teohnioké stránce je podstatnou výhodou zapojení podle vynálezu skutečnost, že umožňuje přímé spojení vratného čítače běžného typu s výstupem zapojení a odolnost proti chvění hran vstupních signálů.The circuitry of the invention has a number of advantages. First of all, it is simple and therefore has high operational reliability; purchase costs are low. From a purely teohni side, the essential advantage of the circuitry according to the invention is the fact that it allows direct connection of a return counter of the conventional type with the output of the circuitry and resistance to the jitter of input signal edges.

Na připojeném výkresu je znázorněno blokové schéma zapojení pro rozlišení sledu logických stavů v posloupnosti logických signálů o dvou prvcích 00, 01, 10, 11.The attached drawing shows a block diagram for distinguishing a sequence of logic states in a sequence of two-element logic signals 00, 01, 10, 11.

Zapojení je vytvořeno ze dvou klopných obvodů J. a 2 typu D a má celkem tři vstupy: první vstup 16 je určen pro připojení zdroje prvního vstupního signálu, druhý vstup 26 je určen pro připojení zdroje negovaného prvního signálu, třetí vstup je určen pro připojení zdroje synchronizačních signálů. Zapojení má dále čtyři výstupy: první výstup 18 je připojen k přímému výstupu £ prvního klopného obvodu J. typu D, druhý výstup 19 je připojen k negovanému výstupu § prvního klopného obvodu i typu D, třetí výstup 27 je připojen k přímému výstupu S druhého klopného obvodu 2 typu D a čtvrtý výstup 28 je připojen k negovanému výstupu § druhého klopného obvodu 2 typu D. První vstup 16 zapojení je připojen ke vstupu D dat a zároveň k nulovacímu vstupu C prvního klopného obvodu J. typu D. Druhý vstup 26, zapojení je připojen ke vstupu D dat a zároveň k nulovacímu vstupu C druhého klopného obvodu 2 typu D. Třetí vstup 17 zapojení je připojen k synchronizačnímu vstupu TC prvního klopného obvodu J. typu D a zároveň k synchronizačnímu vstupu TC druhého klopného obvodu 2 typu D.The connection consists of two flip-flops J and 2 of type D and has a total of three inputs: the first input 16 is for connecting the source of the first input signal, the second input 26 is for connecting the source of the negated first signal, synchronization signals. The circuit further has four outputs: the first output 18 is connected to the direct output 6 of the first D-type flip-flop, the second output 19 is connected to the negative output 6 of both the first flip-flop and the D type. Type D circuit 2 and the fourth output 28 is connected to the negative output § of the second Type D flip-flop 2. The first wiring input 16 is connected to the data input D and to the reset input C of the first type D flip-flop. it is connected to the data input D and at the same time to the reset input C of the second D-type flip-flop 2. The third wiring input 17 is connected to the synchronization input TC of the first flip-flop J.

Činnost obvodů zapojených podle vynálezu je následující: zdroj prvního vstupního signálu je připojen ku prvnímu vstupu 16 zapojení, zatímco zdroj negovaného prvního signálu je připojen ke druhému vstupu 26 zapojení a zdroj druhého vstupního signálu je připojen ke třetímu vstupu 17 zapojení. Výstupní signál z přímého výstupu prvního klopného obvodu J. typu D je přiváděn ne první výstup 18 zapojení. Výstupní signál z negovaného výstupu £ prvního klopného obvodu J. typu D je přiváděn ne druhý výstup 19 zapojení. Výstupní signál z přímého výstupu a druhého klopného obvodu 2 typu D je přiváděn na třetí výstup 27 zapojení. Výstupní signál z negovaného výstupu 5 druhého klopného obvodu 2 typu D je přiváděn na čtvrtý výstup 28 zapojení. Výstupní signál na druhém v.ýstuou 19 zapojení je negovaným výstupním signálem na prvním výstupu 18 zapojení. Obdobně výstupní signál na čtvrtém výstupu 28 zapojení je negovaným výstupním signálem na třetím výstupu 27 zapojení.Operation of the circuits wired according to the invention is as follows: the source of the first input signal is connected to the first wiring input 16, while the source of the negated first signal is connected to the second wiring input 26 and the source of the second input signal is connected to the third wiring input 17. The output signal from the direct output of the first D-type flip-flop J is supplied to the first wiring output 18. The output signal from the negated output 6 of the first D-type flip-flop J is supplied to the second wiring output 19. The output signal from the direct output and the second type D flip-flop 2 is applied to the third wiring output 27. The output signal from the negated output 5 of the second D-type flip-flop 2 is applied to the fourth wiring output 28. The output signal at the second wiring output 19 is a negated output signal at the first wiring output 18. Similarly, the output signal at the fourth wiring output 28 is a negated output signal at the third wiring output 27.

Činnost obvodů podle vynálezu lze nejlépe vysvětlit pomocí tabulky závislosti výstupních logických signálů na výstupech .18, 27 na vstupních logických signálech, které jsou přiváděny na první vstup 16 a třetí vstup 17 zapojení, případně na druhý vstup 26 zapojení a to ve dvou alternativách pro oba možné směry posloupnosti kombinací vstupních logických stavů na vstupech 17 a 16.The operation of the circuits according to the invention can best be explained by means of the table of output logic signals on outputs 18, 27 on input logic signals, which are applied to the first input 16 and the third input 17, respectively to the second input 26, in two alternatives for both. possible directions of the sequence of combinations of input logic states at inputs 17 and 16.

**

Tabulka závislostiTable of dependencies

Vstup 17 16Entry 17 16

Směr posloupnostiSequence direction

Výstup ,8 27Output, 8 27

Směr posloupnosti uSequence direction u

Výstup 18 27Output 18 27

00

IAND

11

00

1 o o1 o o

P oP o

PP

00

Ze základních vlastností klopného obvodu typu D vyplývá, že oba klopné obvody J_, 2 typu D mohou nabýti stavu logické jedničky pouze při náběžné hraně vstupního signálu na třetím vstupu 17 zapojení v případě prvního klopného obvodu J. typu D tehdy, je-li zároveň signál na prvním vstupu 16 zapojení na úrovni logické jedničky, a v případě druhého klopného obvodu 2 typu. D je-li signál ne prvním vstupu 16 zapojení na úrovni logické nuly, to znamená, že signál na druhém vstupu 26 zapojení je na úrovni logické jedničky. Protože poloha zmíněné náběžné hrany signálu na třetím vstupu 17 zapojení vůči okamžité hodnotě signálu na prvním vstupu 16 zapojení je závislá na směru posloupnosti signálů na třetím vstupu 17 zapojení a prvním vstupu 16 zapojení, je tento směr posloupnosti identifikován změnou výstupní hodnoty signálu na prvním výstupu 18 zapojení, případně na druhém výstupu 19 zapojení nebo změnou výstupní hodnoty signálu na třetím výstupu 27 zapojení, případně na čtvrtém výstupu 2§ zapojení.It is apparent from the basic properties of the D-type flip-flop that both D-type flip-flops 1,2 can only acquire a logical one at the leading edge of the input signal at the third wiring input 17 for the first D-type flip-flop. at the first input 16 the logic one level, and in the case of the second flip-flop 2 type. D if the signal at the first wiring input 16 is at logic zero level, that is, the signal at the second wiring input 26 is at the logical one level. Since the position of said leading edge of the signal at the third wiring input 17 relative to the instantaneous value of the signal at the first wiring input 16 is dependent on the signal sequence of the signals at the third wiring input 17 and the first wiring input 16, or by changing the signal output value at the third wiring output 27 or at the fourth wiring output 2§.

Pokud v následujícím kroku pokračuje vstupní posloupnost stejným směrem, je vždy ten z obou klopných obvodů i, 2 typu D, který nabyl stavu logické jedničky, vynulován a to změnou signálu na prvním vstupu 16 zapojení případně na druhém vstupu 26 zapojení, přiváděného též na nulovací vstupy C obou klopných obvodů 1, 2 typu D. Pouze v případech, kdy následující kombinace vstupních hodnot odpovídá reverzaci vstupní posloupnosti zůstává stav logické jedničky na příslušném výstupu, to znamená na prvním výstupu 18 zapojení nebo na třetím výstupu 27 zapojení zachován také v následujícím stavu vstupní posloupnosti. Takový případ může nastat pouze ve dvou ze čtyř vstupních stavů. V tabulce závislosti je tato možnost označena písmenem P ve sloupcích logických hodnot výstupních úrovní, jež znamená předchozí stav.If in the next step the input sequence continues in the same direction, the one of the two D-type flip-flops that has taken the logic 1 state is reset to zero by changing the signal at the first wiring input 16 or the second wiring input 26 input C of both D type 1, 2 flip-flops. Only in cases where the following combination of input values corresponds to the reverse of the input sequence, the state of the logical one remains at the respective output, i.e. input sequences. This can only happen in two of the four input states. In the dependency table, this option is indicated by the letter P in the output level logical value columns, which indicates the previous state.

Na tomto místě je tedy stav logické nuly v případech, kdy nedošlo ke změně směru vstupní posloupnosti, a stav logické jedničky v případech, kdy předchozí stav vznikl opačným sledem vstupních kombinací, takže byl dán sloupcem, který odpovídá opačnému směru vstupní posloupnosti.Thus, there is a logic zero state in cases where there is no change in the input sequence direction, and a logical one in cases where the previous state originated in the opposite sequence of input combinations so that it was given by a column that corresponds to the opposite direction of the input sequence.

Z tabulky závislosti je zřejmě patrné, že: zaprvé výstupní signál je vždy pouze na jednom z každého páru výstupů, tedy na prvním výstupu 18 zapojení a třetím výstupu 27 zapojení, případně na druhém výstupu 19 zapojení a čtvrtém výstupu 28 zapojení; zadruhé nikdy nemůže nastat případ, že by mezi signálem na úrovni logické jedničky na jednom a druhém výstupu nenastal klidový stav, tj. logická nula a logická nula.From the dependency table, it is evident that: first, the output signal is always on only one of each pair of outputs, that is, the first wiring output 18 and the third wiring output 27, respectively the second wiring output 19 and the fourth wiring output 28; secondly, there can never be a case of no quiescent state, ie logic zero and logic zero, between a signal at the level of a logical one on one and the other output.

Zapojení podle vynálezu dává široké možnosti jeho využití. Především umožňuje detekci kombinací v posloupnosti logických signálů o dvou prvcích a umožňuje rozlišení smyslu rotačního pohybu, dále určení úhlu natočení ve spojitosti s převodem analogové veličiny na diskrétní a konečně umožňuje přímé zapojení vratného čítače na výstup zapojení podle vynálezu.The connection according to the invention gives a wide range of applications. In particular, it enables the detection of combinations in a sequence of two-element logic signals and allows the sense of rotational motion to be differentiated, the rotation angle determination in connection with the conversion of analogue to discrete, and finally allows direct connection of the return counter to the circuit output.

Jelikož vynález se týká oboru řídicí a automatizační techniky, jeho aplikace je stejně dobře možná jak ve strojírenství a to například při řízení obráběcích strojů, tak při řízení technologických chemických, nebo elektrotechnických procesů a zařízení a to jak v provozních průmyslových podmínkách, tak v podmínkách a pro účely výzkumných a vývojových laboratoří.Since the invention relates to the field of control and automation technology, its application is equally possible both in mechanical engineering, for example in the control of machine tools and in the control of technological chemical or electrotechnical processes and equipment, both in industrial and industrial conditions. for the purposes of research and development laboratories.

Claims

SUBJECT OF THE INVENTION

Circuit for distinguishing a sequence of logic states in a sequence of two-element logic signals, characterized in that the first circuit input (16) is connected to the data input (D) and to the reset input (C) of the first D-type flip-flop (1). the wiring input (26) is connected to the data input (D) and simultaneously to the reset input (C) of the second D type flip-flop (2), the third wiring input (17) is connected to the synchronization input (TC) of the first flip-flop (1) type D and at the same time to the synchronization input (TC) of the second type D flip-flop (2), the direct output (Q) of the first type D flip-flop (1) being connected to the first wiring output (18); the type D circuit (1) is connected to the second wiring output (19), the direct output (Q) of the second D type flip-flop (2) is connected to the third wiring output (27) and finally the negated output (Q) of the second flip-flop (2) ) of type D is app only to the fourth wiring output (28).

1 sheet of drawings