CS208929B1 - Multilayer semiconductor device - Google Patents
Multilayer semiconductor device Download PDFInfo
- Publication number
- CS208929B1 CS208929B1 CS775529A CS552977A CS208929B1 CS 208929 B1 CS208929 B1 CS 208929B1 CS 775529 A CS775529 A CS 775529A CS 552977 A CS552977 A CS 552977A CS 208929 B1 CS208929 B1 CS 208929B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- layer
- emitter layer
- contact
- auxiliary
- microconductors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/148—Cathode regions of thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/221—Thyristors having amplifying gate structures, e.g. cascade configurations
Landscapes
- Thyristors (AREA)
Description
Vynález odstraňuje uvedené nevýhody a řeší problém dosažení vysoké úrovně dynamických parametrů di/dt, du/dt a vypínací doby při současném zachování vysoké úrovně statických parametrů jako blokovacího a závěrného napětí a proudové zatížitelnosti vhodným geometrickým uspořádáním řídicí oblasti s pomocným emitorem a oblasti řízeného emitoru, jehož podstata spočívá v tom, že pomocná emitorová vrstva je rozdělena na dvě nebo více částí vzájemně oddělených oblastmi druhé vnější polovodičové vrstvy a okraj emitorové vrstvy ve směru k řídicí elektrodě je rovněž rozdělen oblastmi druhé vnější polovodičové vrstvy, zasahujícími až pod kontakt druhé hlavní elektrody na stejný počet částí jako pomocná emitorová vrstva, přičemž geometrické uspořádání mezi druhou vnější polovodičovou vrstvou a druhou hlavní elektrodou je stejné ve všech částech plochy emitorové vrstvy vymezených z plochy emitorové vrstvy kružnicemi se středy uprostřed každé části takto rozděleného okraje emitorové
208929 ..... ......
vrstvy a ' o' poloměru rovném alespoň 1,5 násobku vzdálenosti středů nejbližších dvou mikrosvodů.
Z hlediska možnosti jednoduchého návrhu struktury podle požadované úrovně dynamických parametrů a z hlediska optimálního obvodu proudů z plochy systému je výhodné takové uspořádání součástky podle vynálezu, kde jednotlivé části pomocné emitorové vrstvy a jednotlivé části obvo- i du emitorové vrstvy ve směru k řídicí elektrodě ‘ j sou vymezeny stejnými kruhovými výsečemi o velikosti úhlu a z intervalu 18 až 55° a uspořádání š kruhových mikrosvodů v ploše emitorové vrstvy tvoří síť rovnostranných trojúhelníků, jejíž geometrický faktor K, určený vztahem -4{(4H (Я·· Ц kde r je poloměr mikrosvodů a d je vzdálenost středů každých dvou mikrosvodů sítě, ·se pohybuje v rozmezí 9 . 10“3 až 18.10_1 > mm2.
Výhodou řešení podle vynálezu je to, že při | zachování požadavků na di/dt a statické parametry zajišťuje rovnoměrné a účinné .. odvedení kapacitních proudů, a proudů vytvořených zbytkovými i náboji při vypínání z celé struktury a zabraňuje nežádoucímu sepnutí struktury vlivem těchto proudů při režimu du/dt a vypínací doby. Podstatnou výhodou oproti jiným způsobům řešení vypínací doby je jednoduchá technologická realizovatelnost. Vyššího účinku vynálezu je dosaženo pouze užitím nového geometrického uspořádání řídicí oblasti a řízeného emitoru podle vynálezu, které nepřináší žádné zesložitění technologie oproti běžným tyristorům.
Příklad struktury podle vynálezu je zobrazen na obr. 1 až 3, kde na obr. 1 je schematický nákres .....i ΐ struktury podle vynálezu a na obr. 2 a 3 je tatáž ! struktura v řezech A—A* a Б—B*. Přitom značí vrstvu základního polovodičového materiálu, a 4 prvou a druhou vnější vrstvu opačného typu elektrické vodivosti než vrstva základního polovodičového materiálu, 3 a 5 prvou a druhou hlavní elektrodu. 6 jsou označeny mikrosvody mezi druhou vnější vrstvou a druhou hlavní elektrodou, 7 je kontakt řídicí elektrody, 8 ' je pomocný kontakt j spojující pomocnou emitorovou vrstvu 10 s druhou vnější vrstvou 4. 9 je emitorová vrstva. Na obr. 1 jsou vyznačeny pouze okraje druhé hlavní elektro- i dy 5, pomocného kontaktu 8 a řídicí elektrody j 7 čárkovaně.
Příkladem konkrétního provedení vynálezu je | tyristoř vyrobený běžnou technologií, například ' .' 'difuzní, u něhož je běžnou fotolitografickou tech- j nikou vytvořeno plošné členění emitorové vrstvy i tak že mikrosvody mezi druhou vnější^ vrstvou j a ' druhou hlavní elektrodou tvoří síť rovnostranných trojúhelníků, jejíž geometrický faktor K leží v rozmezí , 9.103 až , 1,8.10_i mm2 a pomocná emitorová vrstva a okraj emitorové vrstvy jsou rozděleny na šest stejných, částí, jejichž hranice ί tvoří šest výsečí o úhlech a z intervalu 18 až 55°. Členění kontaktů ze strany emitorové vrstvy je vytvořeno běžnou fotolitografickou technikou.
Vynález nalezne uplatnění zejména při výrobě rychlých tyristorů s vysokými nároky na úroveň dynamických parametrů di/dt, du/dt a vypínací doby v kombinaci s vysokou úrovní blokovacích a závěrných napětí. Vynález umožní rovněž pod- , statné zjednodušení , technologie u všech tyristorů í s požadavky na 'krátkou vypínací dobu, kde může j nahradit relativně složité technologie ' snižování j doby života nositelů například ' difúzí Au nebo , ozařováním. !
Claims (2)
1,5 násobku vzdálenosti středů nejbližších dvou mikrosvodů.
1. Vícevrstvá polovodičová součástka obsahující vrstvu základního polovodičového materiálu mezi dvěma , vnějšími polovodičovými vrstvami opačného typu elektrické vodivosti než vrstva základního materiálu, z nichž první má kontakt s první hlavní elektrodou a druhá má kontakt s druhou hlavní elektrodou v řadě míst, tak zvaných mikrosvodů a dále má kontakt s řídicí elektrodou a s částí pomocného kontaktu, umístěného mezi druhou hlavní elektrodou a řídicí elektrodou, přičemž tato druhá' vnější polovodičová vrstva souvisí dále s emitorovou · vrstvou stejného typu elektrické vodivosti jako vrstva základního polovodičového ' materiálu a s pomocnou emitorovou vrstvou stejného' typu elektrické vodivosti jako vrstva základního polovodičového materiálu umístěnou mezi řídicí elektrodou a okrajem emitorové vrstvy, přičemž emitorová vrstva má kontakt s druhou hlavní elektrodou s výjimkou okrajové části poblíž řídicí elektrodě a přičemž pomocná ' emito-
VYNALEZU J rová vrstva má ' kontakt s pomocným kontaktem i a přičemž pomocná emitorová vrstva je .rozdělena na dvě nebo více částí vzájemně oddělených oblastmi druhé ' vnější polovodičové vrstvy, vyznačená tím, že okraj emitorové vrstvy (9) ve směru k řídicí elektrodě (7) je rovněž rozdělen oblastmi druhé vnější polovodičové vrstvy (4) zasahujícími až po kontakt druhé hlavní elektrody (5) na stejný i počet částí jako pomocná, emitorová vrstva (10), I ' · přičemž geometrické uspořádání mikrosvodů (6) | mezi druhou vnější polovodičovou vrstvou (4) i ' ' a druhou hlavní elektrodou (5) je stejné ve ' všech
I ' částech plochy emitorové vrstvy (9) vymezených ’ j ' z plochy emitorové vrstvy (9) kružnicemi se středy 1 uprostřed každé části takto rozděleného okraje emitorové vrstvy (9) a o poloměru rovném alespoň
2. Vícevrstvá polovodičová součástka podle bodu 1, vyznačená tím, že jednotlivé části pomocné emitorové vrstvy (10) a jednotlivé části obvodu emitorové vrstvy (9) ve směru к řídicí elektrodě (7) jsou vymezeny stejnými kruhovými výsečemi o velikosti úhlů a z intervalu 18 až 55° a uspořádání kruhových mikrosvodů (6) v ploše emitorové vrstvy (9) tvoří síť rovnostranných trojúhelníků, jejíž geometrický faktor К určený vztahem
-ΐ ((?)-[' kde r je poloměr mikrosvodů a d je vzdálenost středů každých dvou mikrosvodů sítě, se pohybuje v rozmezí 9.10-3 až 1,8.10“1 mm2.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS775529A CS208929B1 (en) | 1977-08-23 | 1977-08-23 | Multilayer semiconductor device |
| DE2830625A DE2830625C2 (de) | 1977-08-23 | 1978-07-12 | Mehrschichthalbleiterbauelement |
| DD78207068A DD138122A1 (de) | 1977-08-23 | 1978-08-01 | Mehrschichthalbleiterbauelement |
| US06/197,258 US4298882A (en) | 1977-08-23 | 1980-10-15 | Multilayer semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS775529A CS208929B1 (en) | 1977-08-23 | 1977-08-23 | Multilayer semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS208929B1 true CS208929B1 (en) | 1981-10-30 |
Family
ID=5400354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS775529A CS208929B1 (en) | 1977-08-23 | 1977-08-23 | Multilayer semiconductor device |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4298882A (cs) |
| CS (1) | CS208929B1 (cs) |
| DD (1) | DD138122A1 (cs) |
| DE (1) | DE2830625C2 (cs) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4352118A (en) * | 1979-03-02 | 1982-09-28 | Electric Power Research Institute, Inc. | Thyristor with segmented turn-on line for directing turn-on current |
| DE3017584C2 (de) * | 1980-05-08 | 1982-12-23 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Thyristor |
| JPS583283A (ja) * | 1981-06-30 | 1983-01-10 | Toshiba Corp | サイリスタ |
| US4595939A (en) * | 1982-11-15 | 1986-06-17 | Tokyo Shibaura Denki Kabushiki Kaisha | Radiation-controllable thyristor with multiple, non-concentric amplified stages |
| DE3917100A1 (de) * | 1989-05-26 | 1990-11-29 | Eupec Gmbh & Co Kg | Thyristor |
| US5736755A (en) * | 1992-11-09 | 1998-04-07 | Delco Electronics Corporation | Vertical PNP power device with different ballastic resistant vertical PNP transistors |
| US20100147415A1 (en) * | 2007-05-16 | 2010-06-17 | 2138357 Ontario Inc. | Centripetal container processing apparatus |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3681667A (en) * | 1969-12-12 | 1972-08-01 | Gen Electric | Controlled rectifier and triac with laterally off-set gate and auxiliary segments for accelerated turn on |
| FR2254880B1 (cs) * | 1973-12-12 | 1978-11-10 | Alsthom Cgee | |
| US4079406A (en) * | 1974-08-13 | 1978-03-14 | Siemens Aktiengesellschaft | Thyristor having a plurality of emitter shorts in defined spacial relationship |
| GB1546094A (en) * | 1975-04-11 | 1979-05-16 | Aei Semiconductors Ltd | Thyristors |
| US4060825A (en) * | 1976-02-09 | 1977-11-29 | Westinghouse Electric Corporation | High speed high power two terminal solid state switch fired by dV/dt |
| JPS5443686A (en) * | 1977-09-14 | 1979-04-06 | Hitachi Ltd | Thyristor |
-
1977
- 1977-08-23 CS CS775529A patent/CS208929B1/cs unknown
-
1978
- 1978-07-12 DE DE2830625A patent/DE2830625C2/de not_active Expired
- 1978-08-01 DD DD78207068A patent/DD138122A1/xx not_active IP Right Cessation
-
1980
- 1980-10-15 US US06/197,258 patent/US4298882A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE2830625C2 (de) | 1986-04-03 |
| DE2830625A1 (de) | 1979-03-08 |
| DD138122A1 (de) | 1979-10-10 |
| US4298882A (en) | 1981-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2968222B2 (ja) | 半導体装置及びシリコンウエハの調製方法 | |
| EP0014098B1 (en) | Gate turn-off thyristor | |
| JPS6358376B2 (cs) | ||
| US4454527A (en) | Thyristor having controllable emitter short circuits and a method for its operation | |
| EP0022355A1 (en) | Gate turn-off thyristor | |
| JP2000049360A (ja) | 半導体装置 | |
| US3996601A (en) | Shorting structure for multilayer semiconductor switching devices | |
| EP0111166A1 (en) | Gate turn-off thyristor | |
| EP0008535B1 (en) | A gate controlled semiconductor device | |
| CS208929B1 (en) | Multilayer semiconductor device | |
| US3771029A (en) | Thyristor with auxiliary emitter connected to base between base groove and main emitter | |
| JPS609668B2 (ja) | サイリスタ | |
| JPS6243548B2 (cs) | ||
| US4054893A (en) | Semiconductor switching devices utilizing nonohmic current paths across P-N junctions | |
| US3440501A (en) | Double-triggering semiconductor controlled rectifier | |
| CN111354781B (zh) | 垂直晶闸管 | |
| JP7338242B2 (ja) | 半導体装置 | |
| JPS62109361A (ja) | サイリスタ | |
| US3792320A (en) | Semiconductor switch devices having improved shorted emitter configurations | |
| US3906545A (en) | Thyristor structure | |
| US5614737A (en) | MOS-controlled high-power thyristor | |
| JPS5753944A (en) | Semiconductor integrated circuit | |
| US5654562A (en) | Latch resistant insulated gate semiconductor device | |
| JP2851907B2 (ja) | 大阻止容量半導体素子 | |
| US4176371A (en) | Thyristor fired by overvoltage |