CS208819B1 - Spósob výroby kapacitně laditelných polovodičových prvkov - Google Patents

Spósob výroby kapacitně laditelných polovodičových prvkov Download PDF

Info

Publication number
CS208819B1
CS208819B1 CS522778A CS522778A CS208819B1 CS 208819 B1 CS208819 B1 CS 208819B1 CS 522778 A CS522778 A CS 522778A CS 522778 A CS522778 A CS 522778A CS 208819 B1 CS208819 B1 CS 208819B1
Authority
CS
Czechoslovakia
Prior art keywords
layer
epitaxial layer
concentration
epitaxial
substrate
Prior art date
Application number
CS522778A
Other languages
English (en)
Slovak (sk)
Inventor
Miroslav Koprna
Jozef Hejzlar
Jozef Jakubovic
Dusan Orlovsky
Milan Svarc
Original Assignee
Miroslav Koprna
Jozef Hejzlar
Jozef Jakubovic
Dusan Orlovsky
Milan Svarc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miroslav Koprna, Jozef Hejzlar, Jozef Jakubovic, Dusan Orlovsky, Milan Svarc filed Critical Miroslav Koprna
Priority to CS522778A priority Critical patent/CS208819B1/cs
Publication of CS208819B1 publication Critical patent/CS208819B1/cs

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

Vynález spadá do oboru elektrotechniky, a týká sa výroby súčiastkovej základné. Účelom vynálezu je dosiahnuť plynulý priebeh C - V charakteristiky u polovodičových kapacitně laditelných prvkov s velkým kapacitným zdvihom. Uvedeného účelu sa dosiahne vytvořením minimálně dvoch epitaxných vrstiev o rozdielnych koncentrácií příměsí. Prvá vrstva na substráte má najnižšiu koncentráciu příměsí a každá nasledujúca vrstva obsahuje vyššiu koncentráciu příměsi ako predchádzajúca. Do poslednej epitaxnej vrstvy sú převedené difúzie, vytvárajúce usmerňujúci P - N přechod. Podstata vynálezu je schématicky znázorněná na obr. č. 1, kde na křemíkový substrát 1^ je narastená základná epitaxná vrstva ?_ o malej koncentrácii příměsi a nasledujúca epitaxná vrstva _3 o vyššej koncentrácii příměsi, v ktorej je súhlasne vodivostriou 4 a nesúhlasne vodivostnou difúznou vrstvou 5 vytvořený P - N přechod. Na povrchu je potom vytvořená pasivačná oxidová vrstva Ί_ a ohmický kontakt 10

Description

Vynález rieši spôsob výroby kapacitne laditeľných polovodičových prvkov - varikapov, najmä s veľkým kapacitným zdvihom.
Doposiaľ známe spôsoby pre dosiahnutie zvýšenia koncentračného rozdielu medzi koncentráciou pnmesi v mieste polovodičového P - N prechodu a koncentráciou prímesi základnej epitaxnej vrstvy, vychádzali zo zmien hĺbok a koncentrácií prímesí difúznych vrstiev alebo zo zmeny koncentrácie prímesi základnej epitaxnej vrstvy. Zmeny v oblasti difúznych procesov vykazujú tú nevýhodu, že sú obmedzené limitovanou hodnotou závěrných napätí, ktoré sú určujúcim parametrom varikapov. Zníženie koncentrácie prímesi základnej epitaxnej vrstvy vedie k prudkému poklesu gradientu koncentrácie v mieste prechodu difúzie do základnej epitaxnej vrstvy, čo má za následok vznik inflexných bodov na priebehu C - V charakteristiky.
Hore uvedené nedostatky zmierňuje spôsob výroby kapacitne laditeľných polovodičových prvkov podľa vynálezu, ktorého podstatou je, že epitaxná oblasť je tvorená minimálne dvomi epitaxnými vrstvami o rozdielnych koncentráciách prímesi. Základná epitaxná vrstva narastená na substráte, má najnižšiu koncentráciu prímesi. Každá nasledujúca epitaxná vrstva má vyššiu koncentráciu prímesi ako predchádzajúca epitaxná vrstva. Výhodou spôsobu podľa vynálezu je postupná zvyšujúca sa koncentrácia prímesi od základnej epitaxnej vrstvy po súhlasne vodivostnú difúznu vrstvu, čo umožňuje vytvoriť plynulý priebeh C - V charakteristiky bez inflexných bodov, ktorá zaručuje dokonalejšie využitie týchto polovodičových prvkov v praxi.
Rez varikapom charakterizujúcim spôsob jeho výroby s dvomi epitaxnými vrstvami je znázornený na obr. č. 1. Na obrázku č. 2 sú znázornené priebehy koncentračných kriviek epitaxných a difúznych vrstiev pri spôsobe výroby varikapu podľa vynálezu.
Spôsob výroby varikapu podľa vynálezu sa napríklad prevedie tak, že na substrát 1^ sa ponechá narásť základná epitaxná vrstva 2^ o koncentrácii prímesi N 2. Na tejto základnej epitaxnej vrstve _2 narastie prvá nasledujúca epitaxná vrstva 3 o vyššej koncentrácii prímesi N 3. Nakoľko epitaxný rast je vysoko tepelná operácia, dochádza k rozdifundovaniu rozhrania oboch epitaxných vrstiev do tvaru krivky výsledného priebehu prímesi epitaxných vrstiev 8. Pri ďalšej vysoko tepelnej operácii vytvárania súhlasne vodivostnej difúznej oblasti 4 o koncentrácii prímesi N 4 dochádza k natvarovaniu krivky výsledného priebehu prímesi epitaxných vrstiev a súhlasne vodivostnej difúznej vrstvy £ do pozvoľne plynulého priebehu bez inflexných bodov. Nasledujúcou difúziou sa vytvorí nesúhlasne vodivostná oblasť _5 a v mieste preniku so súhlasne vodivostnou difúznou vrstvou vznikne polovodičový P - N prechod 6^. Na povrchu sa potom vytvorí pasivačná oxidová vrstva 7_ a ohmický kontakt 10.

Claims (2)

  1. PRF.DMET V Y N Á L E 7 U
    1. Spôsob výroby kapacitne ladíteľných polovodičových prvkov, najmä s veľkým kapacitným zdvihom postupnou difúziou prímesi oboch typov vodivosti do epitaxnej oblasti narastenej na substráte vyznačujúci sa tým, že epitaxná oblasť je tvorená minimálne dvomi epitaxnými vrstvami o rozdielnych koncentráciách prímesi.
  2. 2. Spôsob výroby podľa bodu 1 vyznačujúci sa tým, že základná epitaxná vrstva narastená na substráte má najnižšiu koncentráciu prímesi a každá nasledujúca epitaxná vrstva obsahuje vyššiu koncentráciu prímesi ako predchádzajúca epitaxná vrstva.
CS522778A 1978-08-10 1978-08-10 Spósob výroby kapacitně laditelných polovodičových prvkov CS208819B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS522778A CS208819B1 (cs) 1978-08-10 1978-08-10 Spósob výroby kapacitně laditelných polovodičových prvkov

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS522778A CS208819B1 (cs) 1978-08-10 1978-08-10 Spósob výroby kapacitně laditelných polovodičových prvkov

Publications (1)

Publication Number Publication Date
CS208819B1 true CS208819B1 (cs) 1981-10-30

Family

ID=5396751

Family Applications (1)

Application Number Title Priority Date Filing Date
CS522778A CS208819B1 (cs) 1978-08-10 1978-08-10 Spósob výroby kapacitně laditelných polovodičových prvkov

Country Status (1)

Country Link
CS (1) CS208819B1 (cs)

Similar Documents

Publication Publication Date Title
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE102009061250B3 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
US4013489A (en) Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit
US3892606A (en) Method for forming silicon conductive layers utilizing differential etching rates
GB1382082A (en) Methods of manufacturing semiconductor devices
DE2400670A1 (de) Verfahren zur herstellung von mostransistoren
US3389024A (en) Method of forming a semiconductor by diffusion through the use of a cobalt salt
DE102007054222B4 (de) Halbleiterbauteil mit Trench-Transistoren und Verfahren zur Herstellung eines solchen Bauteils
DE102015112916B4 (de) Struktur und Bildungsverfahren einer Halbleitervorrichtungsstruktur
DE102017109911A1 (de) Halbleiterstruktur und Verfahren
DE102012100234A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE68928636T2 (de) Herstellungsverfahren für einen passivierten P-N-Übergang in einer Mesa-Halbleiterstruktur
US3340598A (en) Method of making field effect transistor device
GB1486099A (en) Planar diffusion method for making integrated circuits
JPS5373083A (en) Method of producing semiconductor
DE102016116607A1 (de) Grabengatehalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102017117469A1 (de) Vorrichtungen mit rückseitigen metallstrukturen und verfahren zu deren herstellung
DE3131991A1 (de) "zenerdiode und verfahren zu ihrer herstellung"
DE102015117230A1 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE2341374A1 (de) Verfahren zur herstellung eines halbleiterbauelements in mesastruktur
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
CS208819B1 (cs) Spósob výroby kapacitně laditelných polovodičových prvkov
US3730787A (en) Method of fabricating semiconductor integrated circuits using deposited doped oxides as a source of dopant impurities
DE112021001383T5 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
US4049478A (en) Utilization of an arsenic diffused emitter in the fabrication of a high performance semiconductor device