CS208550B1 - Generátor vzorku porušení okolí paměťové buňky - Google Patents
Generátor vzorku porušení okolí paměťové buňky Download PDFInfo
- Publication number
- CS208550B1 CS208550B1 CS81079A CS81079A CS208550B1 CS 208550 B1 CS208550 B1 CS 208550B1 CS 81079 A CS81079 A CS 81079A CS 81079 A CS81079 A CS 81079A CS 208550 B1 CS208550 B1 CS 208550B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- multiplexer
- output
- counter
- control input
- Prior art date
Links
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
Vynález se týká generátoru porušení oikolí paměťové buňky. Pro svou funkci využívá pevné paměti jako registru slova, jehož obsahem je řízeným přepínáním zaplněna zkoušená paměť.
Doposud užívané způsoby generování vzorku porušení okolí paměťové buňky využívají programového vybavení, což vede k náročnějšímu systému.
Tyto nevýhody odstraňuje generátor podle vynálezu, jehož podstata spočívá v tom, že sestává z registru slova jehož první výstup, druhý výstup a třetí výstup jsou připojeny na první vstup, druhý vstup a třetí vstup prvního multiplexoru, přičemž čtvrtý výstup, pátý výstup a šestý výstup registru slova jsou připojeny na první vstup, druhý vstup a třetí vstup druhého multiplexoru a sedmý výstup, osmý výstup a devátý výstup registru slova jsou připojeny na první vstup, druhý vstup a třetí vstup třetího multiplexoru, přičemž výstup prvního multiplexoru je připojen na první výstup čtvrtého multiplexoru, výstup druhého multiplexoru je připojen na druhý vstup čtvrtého multiplexoru a výstup třetího multiplexoru je připojen na třetí vstup čtvrtého multiplexoru, přičemž první výstup prvního čítače je spojen s prvním ovládacím vstupem prvního multiplexoru, s prvním ovládacím vstupem druhého multiplexoru a s prvním ovládacím vstupem třetího multiplexoru, přičemž druhý výstup prvního čítače je spojen s druhým ovládacím vstupem prvního multiplexoru, s druhým ovládacím vstupem druhého multiplexoru a s druhým ovlá2 dacím vstupem třetího multiplexoru, přičemž první výstup druhého čítače je připojen na první ovládací vstup čtvrtého multiplexoru a druhý výstup druhého čítače je připojen na druhý vstup čtvrtého multiplexoru, přičemž hodinový vstup druhého čítače je připojen na výstup posledního bitu čítače počtu slopců zkoušené paměti, jehož hodinový vstup je připojen ná hodinový vstup prvního čítače a z výstupu čtvrtého multiplexoru je odebírán vzorek.
Vynález zjednodušuje obvodové vybavení a nevyžaduje vybavení programové. Umožňuje zkoušení každé paměťové buňky vzhledem ke čtyřem sousedním buňkám úplným testem, čímž přispívá k dokonalému ověření funkce zkoušené paměti.
Na připojeném obrázku je znázorněno blokové zapojení generátoru vzorku porušení okolí paměťové buňky.
Generátor podle vynálezu sestává z registru slova 1, jehož první výstup 11, druhý výstup 12 a třetí výstup 13 jsou připojeny na první vstup 31, druhý vstup 32 a třetí vstup 33 prvního multiplexoru 3, přičemž čtvrtý výstup 14, pátý výstup 15 a šestý výstup 16 registru slova 1 jsou připojeny na první vstup 41, druhý vstup 42 a třetí vstup 43 druhého multiplexoru 4 a sedmý výstup 17, osmý výstup 18 a devátý výstup 19 registru slova 1 jsou připojeny na první vstup 51, druhý vstup 52 a třetí vstup 53 třetího multiplexoru 5, přičemž výstup 36 prvního multiplexoru 3 je připojen na první vstup 81 čtvrtého multiplexoru 8, výstup 46 druhého multiplexoru 4 je připojen na druhý
208 550
208 vstup 82 čtvrtého multlplexoru a výstup 36 třetího multiplexoru 5 je připojen na třetí vstup 83 čtvrtého multiplexoru 8, přičemž první výstup 22 prvního čítače 2 je spojen s prvním ovládacím vstupem 34 prvního multiiplexoru 3, s prvním ovládacím vstupem 44 druhého multiplexoru 4 a s prvním ovládacím vstupem 54 třetího multiplexoru 5, přičemž druhý výstup 23 prvního čítače je spojen s druhým ovládacím vstupem 33 prvního multlplexoru, s druhým ovládacím vstupem 43 druhého multiplexoru a s druhým ovládacím vstupem 55 třetího multiplexoru, přičemž první výstup 72 druhého čítače 7 je připojen na první ovládací vstup čtvrtého multiplexoru a druhý výstup 73 druhého čítače 7 je připojen na druhý vstup čtvrtého multiplexoru 8, přičemž hodinový vstup 71 druhého čítače 7 je připojen na výstup 62 posledního bitu čítače 6 počtu slopců zkoušené paměti, jehož hodinový vstup 61 je připojen na hodinový vstup 21 prvního čítače 2 a z výstupu 86 čtvrtého multiplexoru 8 je odebírán vzorek.
Generátor podle vynálezu umožňuje zkou550 šet každou buňku zkoušené paměti úplným testem vzhledem k sousedním čtyřem buňkám. Registr slova 1 obsahuje devět bitů, které jsou do paměti zaznamenávány tím způsobem, že do první řádky je střídavě zaznamenávána první trojice bitů registru slova 1, do druhé řádky je střídavě zaznamenávána druhá trojice a do třetí trojice bitů registru slova 1. Čítač 2 řídí cyklické přepínání bitů v jednotlivých trojicích, přičemž první trojice je přepínána prvním multiplexorem 3, druhá trojice druhým multiplexorem 4 a třetí trojice bitů je přepínána multiplexorem 5. Po naplnění čítače 6, který určuje počet sloupců zkoušené paměti je změněn stav čítače 7 a tím je na výstup multiplexoru 8 přiveden bit z příslušné trojice bitů registru slova 1. Pro vytvoření úplného testu porušení okolí paměťové buňky existuje 32 různých obsahů registru slova 1.
Generátor podle vynálezu může být využit ve zkušebních zařízeních servisních a výrobních služeb počítačů a zařízení používajících paměti.
Claims (1)
- PŘEDMĚTGenerátor vzorku porušení okolí paměťové buňky vyznačující se tím, že sestává z registru slova (1), jehož první výstup (11), druhý výstup (12) a třetí výstup (13) jsou připojeny na první vstup (31), druhý vstup (32) a třetí vstup (33) prvního multiplexoru (3 j, přičemž čtvrtý výstup (14), pátý výstup (15) a šestý výstup (16) registru slova (lj jsou připojeny na první vstup (41), druhý vstup (42) a třetí vstup (43) druhého multiplexoru (4) a sedmý výstup (17), osmý výstup (18) a devátý výstup (19) registru slova (lj jsou připojeny na první vstup (51), druhý vstup (52) a třetí vstup (53) třetího multiplexoru (5j, přičemž výstup (36) prvního multiplexoru (3) je připojen na první vstup (81) čtvrtého multiplexoru (8), výstup (46) druhého multiplexoru (4) je připojen na druhý vstup (82) čtvrtého multiplexoru a výstup (56) třetího multiplexoru (5) je připojen na třetí vstup (83) čtvrtého multiplexoru (8), přiVYNÁLEZU čemž první výstup (22) prvního čítače (2) je spojen s prvním ovládacím vstupem (34) prvního multiplexoru (3), s prvním ovládacím vstuipem (44) druhého multiplexoru (5) a s prvním ovládacím vstupem (54) třetího multiplexoru (5), přičemž druhý výstup (23) prvního čítače je spojen s druhým ovládacím vstupem (35) prvního multiplexoru, s druhým ovládacím vstupem (45) druhého multiplexoru a s druhým ovládacím vstupem (55) třetího multiplexoru, přičemž první výstup (72) druhého čítače (7) je připojen na první ovládací vstup (84) čtvrtého multiplexoru a druhý výstup (73) druhého čítače (7) je připojen na druhý vstup (85) čtvrtého multiplexoru (8), přičemž hodinový vstup (71) druhého čítače (7) je připojen na výstup (62) posledního bitu čítače (6) počtu sloupců zkoušené paměti, jehož hodinový vstup (61) je připojen na hodinový vstup (21) prvního čítače (2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS81079A CS208550B1 (cs) | 1979-02-06 | 1979-02-06 | Generátor vzorku porušení okolí paměťové buňky |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS81079A CS208550B1 (cs) | 1979-02-06 | 1979-02-06 | Generátor vzorku porušení okolí paměťové buňky |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CS208550B1 true CS208550B1 (cs) | 1981-09-15 |
Family
ID=5340942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS81079A CS208550B1 (cs) | 1979-02-06 | 1979-02-06 | Generátor vzorku porušení okolí paměťové buňky |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS208550B1 (cs) |
-
1979
- 1979-02-06 CS CS81079A patent/CS208550B1/cs unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4467420A (en) | One-chip microcomputer | |
| EP0242599A2 (en) | Method and apparatus for simulating memory arrays in a logic simulation machine | |
| WO1998015976A1 (es) | Metodo para el prototipado de aplicaciones de senales mixtas y sistema programable en campo sobre un chip para la aplicacion de dicho metodo | |
| KR910005321A (ko) | 반도체 기억장치 | |
| US4819150A (en) | Array for simulating computer functions for large computer systems | |
| JPH0750159B2 (ja) | テストパタ−ン発生装置 | |
| WO2001063647A2 (en) | Digital circuit implementation by means of parallel sequencers | |
| US5535163A (en) | Semiconductor memory device for inputting and outputting data in a unit of bits | |
| JPH10269799A (ja) | 半導体メモリ試験装置 | |
| JPS57189397A (en) | Semiconductor storage device | |
| US3914744A (en) | Shifting apparatus | |
| CS208550B1 (cs) | Generátor vzorku porušení okolí paměťové buňky | |
| US7904288B1 (en) | Hardware emulator having a variable input emulation group | |
| US6625768B1 (en) | Test bus architecture | |
| JPS5641599A (en) | Address generation system of pattern generator | |
| JPS60242380A (ja) | 集積回路の故彰診断容易化回路 | |
| SU1416979A1 (ru) | Устройство дл определени объема выборки параметров контрол | |
| Chuang et al. | Design of fail-safe sequential machines using separable codes | |
| US3596073A (en) | Control sequence necessary to implement a given operation | |
| SU656067A1 (ru) | Устройство дл моделировани сетевого графика | |
| JP2902449B2 (ja) | アドレスパターン発生器 | |
| JPH0748317B2 (ja) | 半導体メモリ検査方式 | |
| SU875377A1 (ru) | Ассоциативный параллельный процессор | |
| US20030139892A1 (en) | Method for connecting test bench elements and shell device | |
| SU1764049A1 (ru) | Устройство дл сравнени чисел |