CS208017B1 - Non-destructive storage circuitry for analog signals - Google Patents

Description

ČESKOSLOVENSKÁSOCIALISTICKÁREPUBLIKA( 19 )

POPIS VYNÁLEZU K AUTORSKÉMU OSVĚDČENÍ 208017 (11) (Bl)

(51) Int. Cl.3G 11 C 11/24 (22) Přihlášeno 29 06 79(21) (PV 4589-79) (40) Zveřejněno 28 11 80 (45) Vydáno 01 10 82

ÚŘAD PRO VYNÁLEZYA OBJEVY (75)

Autor vynálezu OUZKÝ FRANTIŠEK a FLORIÁNEK JIŘÍ, PRAHA (54) Zapojení nedestruktivního paměťového obvodu analogového signálu Předmětem vynálezu je zapojení nedestruktivní-ho paměťového obvodu analogového signálu s na-stavitelnou časovou konstantou. V regulační technice je poměrně často zapotřebízaznamenat a dlouhodobě uchovat velikost analo-gového signálu. K tomuto účelu se všeobecněpoužívají integrátory s operačními zesilovači s vel-kým vstupním odporem. Nevýhodou integrátorůje, že při ztrátě napájecího napětí dochází rovněžke ztrátě informace zaznamenané do integračníhokondenzátoru. Tato okolnost je na závadu hlavněv technologických regulátorech. Regulátory jenutno po ztrátě napájecího napětí znovu nasta-vovat.

Tyto nedostatky v převážné míře odstraňujezapojení nedestruktivního paměťového obvoduanalogového signálu, sestávající z odporů, konden-zátorů, relé, operačního zesilovače, impedančníhopřevodníku, invertoru a hladinového členu. Jehopodstata spočívá v tom, že vstupní svorka zapojeníje spojena jednak přes integrační odpor s pracov-ním kontaktem prvního přepínacího kontaktu reléa jednak se vstupem hladinového členu. Výstuphladinového členu je spojen s cívkou relé, jejíždruhý vývod je spojen s nulovým potenciálem.S nulovým potenciálem je rovněž spojen jedenvývod paměťového kondenzátoru, jeho druhý vý-vod je spojen s pracovním kontaktem druhého přepínacího kontaktu relé a se vstupem impedanč-ního převodníku. Výstup impedančního převodní-ku je spojen se vstupem invertoru. Výstup inverto-ru je spojen jednak se vstupní svorkou zapojenía jednak s jedním vývodem vstupního odporu.Druhý vývod vstupního odporu je spojen jednakpřes klidový kontakt prvního přepínacího kontakturelé s invertujícím vstupem operačního zesilovače,jednak s prvním vývodem integračního kondenzá-toru a jednak se zpětnovazebním odporem. Druhývývod zpětnovazebního odporu je spojen přesklidový kontakt druhého přepínacího kontakturelé a druhým vývodem integračního kondenzáto-ru a s výstupem operačního zesilovače. Neinvertu-jící vstup operačního zesilovače je spojen s nulo-vým potenciálem.' Výhodou tohoto zapojení je, že v případě ztrátynapájecího napětí nedochází k destrukci zazname-nané hodnoty signálu. Mimo to je možná praktickylibovolná doba integrace. Přechází-Ii paměťovýobvod ze stavu záznamu hodnoty signálu do stavupaměti a naopak, nedochází ke skokové změněvýstupního signálu. Příklad uspořádání podle vynálezu je znázorněn na výkresu. Jednotlivé bloky je možno charakteri- zovat takto: Hladinový člen 11 je vytvořen jako operační zesilovač s výkonným koncovým stupněm a se zpětnou vazbou upravenou tak, že při nulovém 208017

Claims (1)

1. 208 017 vstupním signálu je na výstupu hladinového členu11 rovněž nulový signál. Při kladném signálu navstupu hladinového členu 11 je na jeho výstuprovněž kladný signál a při záporném signálu navstupu hladinového členu 11 je na jeho výstupuzáporný signál. Hladinový člen 11 může být upra-ven nejen jako třístavový zesilovač, ale také jakodvoustavový zesilovač, který při nulovém vstupnímsignálu dává nulový výstupní signál a při kladnémnebo záporném vstupním signálu dává výstupnísignál vždy jen jedné polarity. Toto řešení je všakobvodově složitější. Vybuzení signálu nastane vždyaž po přivedení vstupního signálu určité hodnoty.Impedanční převodník 9 - je vytvořen jakosledovač s tranzistorem MOS-FET nebo v dokona-lejší podobě operační zesilovač s těmito tranzistoryna vstupu a zapojený jako sledovač. Slouží k oddě-lení napěťového signálu v paměťovém kondenzáto-ru 8 od ostatních obvodů tak, aby nedocházelok vybití paměťového kondenzátoru 8 při ztrátěnapájecího napětí. Invertor 10 - je operačnízesilovač s jednotkovým zesílením a slouží k inverzipolarity signálu z impedančního převodníku. Zapojení je provedeno následujícím způsobem.Vstupní svorka 1 zapojení je spojena jednak přesintegrační odpor 2 s pracovním kontaktem prvníhopřepínacího kontaktu 3a relé 3 a jednak se vstupemhladinového členu 11. Výstup hladinového členu11 je spojen přes cívku relé 3 s nulovým potenciá-lem. S nulovým potenciálem je spojen rovněžjeden vývod paměťového kondenzátoru 8, jehoždruhý vývod je spojen s pracovním kontaktemdruhého přepínacího kontaktu 3b relé 3 a sevstupem impedančního převodníku 9. Výstup im-pedančního převodníku 9 je spojen se vstupeminvertoru 10, jehož výstup je spojen s výstupnísvorkou 12 zapojení a jednak s jedním vývodemvstupního odporu 4. Druhý vývod vstupního odpo-ru 4 je spojen jednak přes klidový kontakt prvníhopřepínacího kontaktu 3a relé 3 s invertujícímvstupem operačního zesilovače 7, jednak s prvnímvývodem integračního kondenzátoru 6 a jednaks jedním vývodem zpětnovazebního odporu 5.Druhý vývod zpětnovazebního odporu 5 je spojenpřes klidový kontakt druhého přepínacího kontak-tu 3b relé 3 s druhým vývodem integračníhokondenzátoru 6 a s výstupem operačního zesilova-če 7. Neinvertující vstup operačního zesilovače 7 jespojen s nulovým potenciálem. Vstupní signál se PŘEDMĚT Zapojení nedestruktivního paměťového obvoduanalogového signálu s nastavitelnou časovou kon-stantou sestávající z odporů, relé, kondenzátorů,operačního zesilovače, impedančního převodníku,invertoru a hladinového členu, vyznačující se tím,že vstupní svorka (1) zapojení je spojena jednakpřes integrační odpor (2) s pracovním kontaktemprvního přepínacího kontaktu (3a) relé (3) a jed-nak vstupem hladinového členu (11), jehož výstup přivádí na vstupní svorku 1 zapojení. Je-li jehoúroveň větší než zvolená mez, hladinový člen 11 seotevře a první přepínací kontakt 3a relé 3 i jehodruhý přepínací kontakt 3b se přestaví do sepnutépolohy. Vstupní signál potom prochází přes sério-vou kombinaci integračního odporu 2 a prvníhopřepínacího kontaktu 3a relé 3 na invertující vstupoperačního zesilovače 7. Operační zesilovač 7 za-čne integrovat. Časová konstanta integrace je dánakapacitou integračního kondenzátoru 6 a hodno-tou integračního odporu 2. Přes druhý přepínacíkontakt 3b relé 3 se připojí na výstup operačníhozesilovače 7 paměťový kondenzátor 8. Napětí napaměťovém kondenzátoru 8 sleduje integrovanénapětí na výstupu operačního zesilovače 7. Signálz paměťového kondenzátoru 8 se snímá oddělují-cím impedančním převodníkem 2 a vede se doinvertoru 10. Invertor 10 změní polaritu signálua současně oddělí výkonově signál od impedanční-ho převodníku 9. Z výstupu invertoru 10 se signálvede na výstupní svorku 12 zapojení. Poklesne-livstupní signál na vstupní svorce 1 zapojení na nulunebo na nastavenou mez, potom bude na výstupuhladinového členu 11 nulové napětí a relé 3 odpad-ne. Obvod přejde do stavu paměti. Paměťovýkondenzátor 8 se odpojí od výstupu operačníhozesilovače 7. Protože paměťový kondenzátor 8 jespojen jenom se vstupem impedančního převodní-ku 9, nedochází k vybíjení paměťového kondenzá-toru 8 ani při ztrátě napájecího napětí. Na vstupuimpedančního převodníku 9 je zapojen sledovačs tranzistorem typu MOS-FET, který není navýkresu znázorněn a který má velký vstupní odpori když impedanční převodník 9 není napájen. Místoněho se přes druhý přepínací kontakt 3b relé 3 připojí do zpětné vazby operačního zesilovače7 zpětnovazební odpor 5. Výstupní svorka 12zapojení se připojí přes vstupní odpor 4 a přesprvní přepínací kontakt 3a relé 3 na invertujícívstup operačního zesilovače 7. Vstupním odporem 4 a zpětnovazebním odporem 5 se nastaví jednot-kové zesílení. Tímto způsobem se udržuje stejnénapětí na výstupní svorce 12 zapojení a na výstupuoperačního zesilovače 7, takže při zpětném pře-pnutí relé 3 nenastane žádná skoková změna napětímezi výstupem operačního zesilovače 7 a mezipaměťovým kondenzátorem 8. Vynálezu se využije v technologických reguláto-rech válcovacích tratí. je spojen přes cívku relé (3) s nulovým potenciá-lem, se kterým je rovněž spojen jeden vývodpaměťového kondenzátoru (8), jehož druhý vývodje spojen jednak s pracovním kontaktem druhéhopřepínacího kontaktu (3b) relé (3) a jednak jespojen se vstupem impedančního převodníku (9),jehož výstup je spojen se vstupem invertoru (10),jehož výstup je spojen jednak s výstupní svorkou(12) zapojení a jednak je spojen s jedním vývodem vstupního odporu (4), jehož druhý vývod je spojenpřes klidový kontakt prvního přepínacího kontaktu(3a) relé (3) s invertujícím vstupem operačníhozesilovače (7), jednak s prvním vývodem integrač-ního kondenzátoru (6) a jednak s jedním vývodemzpětnovazebního odporu (5), jehož druhý vývod je 208017 spojen přes klidový kontakt druhého přepínacíhokontaktu (3b) relé (3) s druhým vývodem integrač-ního kondenzátoru (6) a s výstupem operačníhozesilovače (7), jehož neinvertující vstup je spojens nulovým potenciálem. 1 výkres